特許
J-GLOBAL ID：200903008436371663

半導体装置及びその製造方法

発明者：
井口 学

井口 学 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-086783
公開番号（公開出願番号）：特開2000-286263
出願日： 1999年03月29日
公開日（公表日）： 2000年10月13日
要約：
【要約】【課題】 層間絶縁膜平坦化に必要なダミー配線を有する配線構造において、配線容量を効率良く低減する。【解決手段】 開示されている半導体装置は、配置が密な第1配線8と配置が疎の第2配線9との間の位置に形成されるダミー配線18の側端は、第1配線8及び第2配線8の側端から第1配線8又は第2配線9を構成する配線幅の略2倍の距離だけ離間して形成されている。
請求項（抜粋）：
半導体基板上の第1層間絶縁膜上に第2層間絶縁膜を介して平面的に第1配線及び第2配線が形成されると共に、前記第1配線と前記第2配線との間の位置に複数のダミー配線が形成され、前記第2層間絶縁膜上に第3層間絶縁膜が形成されている半導体装置であって、前記ダミー配線の側端は、前記第1配線及び第2配線の側端から該第1配線又は第2配線を構成する配線幅の2〜4倍の距離だけ離間して形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205 ,  H01L 21/304 622
FI (2件)：
H01L 21/88 S ,  H01L 21/304 622 X
Fターム (21件)：
5F033HH08 ,  5F033HH11 ,  5F033JJ04 ,  5F033KK01 ,  5F033MM01 ,  5F033MM21 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033UU03 ,  5F033UU04 ,  5F033VV01 ,  5F033XX01 ,  5F033XX25
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM