特許
J-GLOBAL ID：200903008510098885
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-004742
公開番号（公開出願番号）：特開2000-207891
出願日： 1999年01月11日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 ビット線分離を利用したバンク分割によるデュアルオペレーション型であって、バンク容量の変更が容易にできるセミカスタム方式の半導体記憶装置を提供する。【解決手段】 メモリセルアレイ1は、デュアルオペレーション動作を行わせるために二つのバンクBANK1とBANK2に分割される。バンク分割は、メモリセルアレイ1のメインビット線MBLをその途中で上下に分離することにより行われ、メモリセルアレイ1のビット線方向の両端部に、二分されたメインビット線MBLにそれぞれ接続されるセンスアンプ回路2a及び2bが配置される。メインビット線MBLの配線設計変更により、バンクBANK1及びBANK2の容量が変更される。
請求項（抜粋）：
互いに交差するビット線とワード線の各交差部にメモリセルが配置され、ビット線の分離によってビット線方向に第1及び第2のバンクに分割されたメモリセルアレイと、このメモリセルアレイのビット線方向の両端部に配置されて、二分されたビット線がそれぞれ接続される第1及び第2のセンスアンプ回路と、前記メモリセルアレイのワード線を選択駆動するロウデコーダと、前記第1及び第2のバンクの一方でのデータ書き込み若しくは消去動作と他方でのデータ読み出し動作とを並行して行わせる制御回路とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 625
, G11C 11/34 301 F
5B015HH00
, 5B015JJ00
, 5B015KA37
, 5B015KB44
, 5B015KB91
, 5B015PP01
, 5B015QQ15
, 5B015QQ16
, 5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD00
, 5B025AD02
, 5B025AD04
, 5B025AD06
, 5B025AD08
, 5B025AE00
