特許
J-GLOBAL ID：200903008532812166

半導体メモリフェイル表示制御装置及び表示制御方法

発明者：
神谷 洋利

神谷 洋利 について


出願人/特許権者：
安藤電気株式会社

安藤電気株式会社 について


代理人 (2件)： 宮越 典明 ,  内藤 照雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-277808
公開番号（公開出願番号）：特開2004-117055
出願日： 2002年09月24日
公開日（公表日）： 2004年04月15日
要約：
【課題】半導体試験装置に備えるフェイル圧縮部から縮小したフェイルデータを取出してフェイル表示装置内の縮小フェイル格納部に格納しておき、オペレータの指示にあわせて縮小フェイル格納部と、フェイル圧縮部及び半導体試験装置内のフェイルメモリとを使い分けて高速にフェイルデータを表示する。【解決手段】半導体試験装置4の試験結果であるフェイルデータを表示装置1に表示するフェイル表示制御装置3であって、前記半導体試験装置の試験結果であるフェイルデータの全てを格納するフェイルメモリ41と、前記半導体試験装置の試験結果を縮小するフェイル圧縮部42と、前記フェイル圧縮部の縮小データを格納する縮小フェイル格納部32と、前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータを選択して表示装置に出力する表示制御部31とを備えたフェイル表示制御装置。【選択図】 図1
請求項（抜粋）：
半導体試験装置の試験結果であるフェイルデータを表示装置に表示するフェイル表示制御装置であって、 前記半導体試験装置の試験結果であるフェイルデータの全てを格納するフェイルメモリと、 前記半導体試験装置の試験結果を縮小するフェイル圧縮部と、 前記フェイル圧縮部の縮小データを格納する縮小フェイル格納部と、 前記フェイルメモリ、フェイル圧縮部又は縮小フェイル格納部のデータを選択して表示装置に出力する表示制御部と、 を備えることを特徴とするフェイル表示制御装置。
IPC (2件)：
G01R31/28 ,  G11C29/00
FI (5件)：
G01R31/28 M ,  G11C29/00 655C ,  G11C29/00 655D ,  G01R31/28 B ,  G01R31/28 H
Fターム (11件)：
2G132AA00 ,  2G132AA08 ,  2G132AB01 ,  2G132AE00 ,  2G132AE16 ,  2G132AE19 ,  2G132AK00 ,  2G132AL09 ,  5L106DD24 ,  5L106DD25 ,  5L106DD26
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM