半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234173
公開番号（公開出願番号）：特開2001-060634
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】新規な構成にてコストダウンを図ることができる半導体装置およびその製造方法を提供する。【解決手段】SOI基板1のシリコン層4においてアップドレインMOSFET8とNPNトランジスタ9とダブルウエルCMOS10が形成されている。ダブルウエルCMOS10で使用するpウエル領域50およびnウエル領域58が、アップドレインMOSFET形成領域およびバイポーラトランジスタ形成領域においてもそれぞれ形成され、pウエル領域13,31およびnウエル領域18,37にてアップドレインMOSFET8とNPNトランジスタ9が構成されている。

請求項（抜粋）：

同一の半導体基板に、少なくともパワーデバイスとバイポーラトランジスタとダブルウエルCMOSが形成された半導体装置であって、ダブルウエルCMOSで使用する第1および第2導電型のウエル領域を、パワーデバイス形成領域およびバイポーラトランジスタ形成領域においてもそれぞれ形成し、このウエル領域にてパワーデバイスおよびバイポーラトランジスタを構成したことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8249 , H01L 27/06 , H01L 27/04 , H01L 21/822 , H01L 29/78

FI (4件)：

H01L 27/06 321 A , H01L 27/04 , H01L 29/78 301 X , H01L 29/78 656 E

Fターム (46件)：

5F038AR09 , 5F038AV05 , 5F038AV06 , 5F038EZ06 , 5F038EZ14 , 5F038EZ15 , 5F038EZ20 , 5F040DC01 , 5F040EB12 , 5F040EB14 , 5F040EB18 , 5F040EC07 , 5F040EE05 , 5F040EF01 , 5F040EJ07 , 5F040EK01 , 5F040EM01 , 5F040FC05 , 5F040FC21 , 5F048AA01 , 5F048AA05 , 5F048AA09 , 5F048AC00 , 5F048AC05 , 5F048AC06 , 5F048BA12 , 5F048BA16 , 5F048BB05 , 5F048BC01 , 5F048BC03 , 5F048BC07 , 5F048BC20 , 5F048BD04 , 5F048BD09 , 5F048BE03 , 5F048BE05 , 5F048BF11 , 5F048BG12 , 5F048BG14 , 5F048CA03 , 5F048CA07 , 5F048CA09 , 5F048DA05 , 5F048DA10 , 5F048DA13 , 5F048DA15

引用特許：

審査官引用 (6件)

特開昭60-210861
特開昭59-215766
半導体装置
公報種別：公開公報出願番号：特願平5-231252 出願人：株式会社日立製作所

全件表示

前のページに戻る