特許

J-GLOBAL ID：200903008701149323

半導体装置及びその製造方法

発明者： 真壁 昌里子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-007590
公開番号（公開出願番号）：特開平11-204454
出願日： 1998年01月19日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 ポリシリコン膜によるストレスの影響を抑制して、信頼性を向上させる。【解決手段】 pチャネル型MOSトランジスタ2及びnチャネル型MOSトランジスタ3のゲート電極9、19を構成するポリシリコン膜には、いずれも、略-3.0×109(Dyne/cm2)を下限値とするストレス値が加えられている。

請求項（抜粋）：

半導体基板上に絶縁膜を介してポリシリコン膜が形成されてなる半導体装置であって、前記ポリシリコン膜に対して、略-3.0×109(Dyne/cm2)の下限値を越えるストレス値が加えられていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/28 301 ,  H01L 21/205 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/78

FI (4件)：

H01L 21/28 301 A ,  H01L 21/205 ,  H01L 29/72 ,  H01L 29/78 301 G

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-109267   出願人：松下電子工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-052989   出願人：株式会社東芝