半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (5件)：吉武賢次 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康
公報種別：公開公報
出願番号（国際出願番号）：特願2006-158362
公開番号（公開出願番号）：特開2007-329237
出願日： 2006年06月07日
公開日（公表日）： 2007年12月20日
要約：

【課題】適切なしきい値電圧Vthを有するメタルゲートとハフニウム系High-kからなるゲート絶縁膜との積層構造のMISトランジスタを提供することを可能にする。【解決手段】基板上に形成されたn型半導体領域と、n型半導体領域上に形成された少なくともシリコンおよび酸素を含む第1絶縁層と、第1絶縁層上に形成された少なくともハフニウム、シリコン、酸素、および窒素を含む第2絶縁層と、第2絶縁層上に形成された第1ゲート電極と、を有するpチャネルMISトランジスタを備え、第1絶縁層と第2絶縁層との界面から膜厚方向に0.3nmまでの範囲の第1絶縁層中の第1領域に、濃度が1x1020cm-3以上、1x1022cm-3以下のアルミニウム原子が存在し、第1絶縁層と第2絶縁層との界面からの膜厚方向に0.3nmまでの範囲の第2絶縁層中の第2領域に、濃度が1x1020cm-3以上、1x1022cm-3以下のアルミニウム原子が存在している。【選択図】図1

請求項（抜粋）：

基板と、前記基板上に形成されたn型半導体領域と、前記n型半導体領域上に形成された少なくともシリコンおよび酸素を含む第1絶縁層と、前記第1絶縁層上に形成された少なくともハフニウム、シリコン、酸素、および窒素を含む第2絶縁層と、前記第2絶縁層上に形成された第1ゲート電極と、前記第1ゲート電極の両側の前記n型半導体領域に形成されたp型ソース・ドレイン領域と、を有するpチャネルMISトランジスタと、前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、前記p型半導体領域上に形成された少なくともシリコン、酸素を含む第3絶縁層と、前記第3絶縁層上に形成された少なくともハフニウム、シリコン、酸素、および窒素を含む第4絶縁層と、前記第4絶縁層上に形成された第2ゲート電極と、前記第2ゲート電極の両側の前記p型半導体領域に形成されたn型ソース・ドレイン領域と、を有するnチャネルMISトランジスタと、を備え、前記第1絶縁層と前記第2絶縁層との界面から膜厚方向に0.3nmまでの範囲の前記第1絶縁層中の第1領域に、濃度が1x1020cm-3以上、1x1022cm-3以下のアルミニウム原子が存在し、前記第1絶縁層と前記第2絶縁層との界面からの膜厚方向に0.3nmまでの範囲の前記第2絶縁層中の第2領域に、濃度が1x1020cm-3以上、1x1022cm-3以下のアルミニウム原子が存在していることを特徴とする半導体装置。

IPC (5件)：

H01L 21/823 , H01L 27/092 , H01L 29/423 , H01L 29/49 , H01L 21/28

FI (3件)：

H01L27/08 321D , H01L29/58 G , H01L21/28 301B

Fターム (28件)：

4M104BB21 , 4M104BB38 , 4M104CC05 , 4M104DD02 , 4M104DD78 , 4M104DD84 , 4M104EE03 , 4M104EE14 , 4M104EE16 , 4M104GG10 , 4M104GG14 , 5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BB04 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BB16 , 5F048BB17 , 5F048BB18 , 5F048BC06 , 5F048BE03 , 5F048BG13 , 5F048DA25

引用特許：

出願人引用 (3件)

米国公開特許第2005/0269635号明細書
半導体装置
公報種別：公開公報出願番号：特願2005-233411 出願人：NECエレクトロニクス株式会社
半導体装置の製造方法および半導体装置
公報種別：公開公報出願番号：特願2004-193171 出願人：株式会社ルネサステクノロジ

審査官引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願2005-233411 出願人：NECエレクトロニクス株式会社
半導体装置の製造方法および半導体装置
公報種別：公開公報出願番号：特願2004-193171 出願人：株式会社ルネサステクノロジ

前のページに戻る