炭化珪素半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：永井冬紀
公報種別：公開公報
出願番号（国際出願番号）：特願2000-292742
公開番号（公開出願番号）：特開2002-110968
出願日： 2000年09月26日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】コンタクトホール形成時に、開口部の広がりを抑えるとともにSiC表面のエッチング損傷を抑える。【解決手段】p型SiC半導体基板101の主面上にp型SiC半導体層102が形成される。p型SiC半導体層102のソースおよびドレイン領域にn型SiC半導体領域103が形成される。p型SiC半導体層102のゲートを形成する領域にゲート酸化膜104およびポリシリコン膜105が積層される。p型SiC半導体層102の主面上の全面に層間絶縁膜106が形成される。層間絶縁膜106のn型SiC半導体領域103上とポリシリコン膜105上とにおいてコンタクトホールが形成される。異方性のドライエッチングで層間絶縁膜106の膜厚の50〜90%まで除去し、残りを等方性のウェットエッチングで除去する。金属電極109a〜109cは各コンタクトホールに埋設され、層間絶縁膜106および金属電極109a〜109cの上から最終保護膜110が形成される。

請求項（抜粋）：

炭化珪素半導体基板の表面の少なくとも一部の領域にコンタクト領域を形成する工程と、前記基板表面に層間膜を形成する工程と、前記コンタクト領域上の前記層間膜の一部で前記コンタクト領域に到達しない深さの開口部を異方性の加工で形成する第1の加工工程と、前記第1の加工工程後の前記開口部を前記コンタクト領域に到達する深さに等方性の加工で形成する第2の加工工程と、前記第2の加工工程後の前記開口部に前記コンタクト領域に接する導体膜を配設する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。

IPC (6件)：

H01L 29/78 , H01L 21/336 , H01L 21/28 , H01L 21/3065 , H01L 21/306 , H01L 21/768

FI (7件)：

H01L 21/28 L , H01L 29/78 301 P , H01L 21/302 J , H01L 21/306 S , H01L 21/90 C , H01L 29/78 301 N , H01L 29/78 301 B

Fターム (63件)：

4M104AA03 , 4M104BB01 , 4M104BB02 , 4M104BB14 , 4M104CC01 , 4M104DD11 , 4M104DD16 , 4M104EE12 , 4M104EE15 , 4M104GG09 , 4M104HH14 , 4M104HH20 , 5F004AA06 , 5F004BA04 , 5F004DA01 , 5F004DB04 , 5F004EA29 , 5F004EB01 , 5F033GG01 , 5F033HH08 , 5F033HH18 , 5F033JJ01 , 5F033JJ08 , 5F033JJ18 , 5F033KK01 , 5F033NN06 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ16 , 5F033QQ19 , 5F033QQ22 , 5F033QQ23 , 5F033QQ37 , 5F033QQ73 , 5F033QQ76 , 5F033RR04 , 5F033RR14 , 5F033RR15 , 5F033SS11 , 5F033SS15 , 5F033TT02 , 5F033XX00 , 5F033XX03 , 5F040DA10 , 5F040DA22 , 5F040DC02 , 5F040EC07 , 5F040EH01 , 5F040EH02 , 5F040EH08 , 5F040EL01 , 5F040EL02 , 5F040EL03 , 5F040FC05 , 5F040FC21 , 5F040FC22 , 5F043AA36 , 5F043DD15 , 5F043FF06 , 5F043GG04 , 5F043GG10

引用特許：

審査官引用 (5件)

炭化珪素半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-121530 出願人：三菱マテリアル株式会社, 財団法人地球環境産業技術研究機構
特開平3-288428
特開平4-317357

全件表示

前のページに戻る