特許
J-GLOBAL ID:200903008831121269

回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 岡田 敬 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-266751
公開番号(公開出願番号):特開2002-076171
出願日: 2000年09月04日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 セラミック基板、フレキシブルシート等を支持基板として回路素子が実装された回路装置がある。しかし、回路装置の小型薄型化した場合に量産性の高い製造方法が確立されていない問題があった。【解決手段】ブロック62毎の導電パターン51を形成した後、回路素子を実装し、絶縁性樹脂50でモールドし、導電箔60の裏面をエッチングしてブロック毎の導電パターン51を形成している。この導電箔60の裏面エッチングを各ブロックの導電パターンを設けた領域91に選択的に行うことで、エッチング終了後各ブロックを連結部90で繋げた状態で取り出せ、極めて省資源で大量生産に適した回路装置の製造方法を実現できる。
請求項(抜粋):
導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成してブロック毎の導電パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔の前記ブロックの少なくとも前記導電パターンを設けた領域を除去し、前記ブロック間を連結する連結部となる前記導電箔を選択的に残す工程と、前記ブロックを前記導電箔の前記連結部から分離する工程と、前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とを具備することを特徴とする回路装置の製造方法。
IPC (9件):
H01L 23/12 ,  H01L 21/56 ,  H01L 23/28 ,  H01L 25/00 ,  H05K 3/00 ,  H05K 3/06 ,  H05K 3/08 ,  H05K 3/20 ,  H05K 3/24
FI (12件):
H01L 21/56 T ,  H01L 23/28 Z ,  H01L 25/00 B ,  H05K 3/00 X ,  H05K 3/00 J ,  H05K 3/00 W ,  H05K 3/06 A ,  H05K 3/08 B ,  H05K 3/08 D ,  H05K 3/20 Z ,  H05K 3/24 A ,  H01L 23/12 L
Fターム (43件):
4M109AA01 ,  4M109BA07 ,  4M109CA21 ,  4M109DB15 ,  4M109GA10 ,  5E339BC01 ,  5E339BC02 ,  5E339BC03 ,  5E339BD11 ,  5E339BE12 ,  5E339BE13 ,  5E339CC01 ,  5E339CD01 ,  5E339CD05 ,  5E339CE11 ,  5E339CE12 ,  5E339CE17 ,  5E339CF15 ,  5E339DD02 ,  5E343AA02 ,  5E343AA03 ,  5E343AA12 ,  5E343AA33 ,  5E343BB02 ,  5E343BB17 ,  5E343BB24 ,  5E343BB25 ,  5E343BB28 ,  5E343BB43 ,  5E343BB44 ,  5E343BB52 ,  5E343BB67 ,  5E343DD56 ,  5E343DD59 ,  5E343ER53 ,  5E343FF21 ,  5E343FF27 ,  5E343GG11 ,  5E343GG20 ,  5F061AA01 ,  5F061BA07 ,  5F061CA21 ,  5F061FA06
引用特許:
審査官引用 (3件)

前のページに戻る