特許
J-GLOBAL ID：200903008908121984
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-337451
公開番号（公開出願番号）：特開2000-165244
出願日： 1998年11月27日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 検査時間の増大を招くことなく、且つ安価な検査装置で高精度な測定を可能とする、検査容易化回路を内蔵した半導体集積回路装置の提供。【解決手段】 複数の基準電源端子110、...と、該基準電源端子間の電圧を抵抗分割して、中間電圧を発生させる抵抗分割回路12と、入力ディジタル信号に応じて、上記基準電源電圧及び中間電圧の内から一つの電圧を選択して出力させるための階調電圧選択スイッチ5とを含むD/A変換器を内蔵し、該D/A変換器の出力電圧を、その出力端子6より出力させる構成とした半導体集積回路装置に於いて、上記抵抗分割回路12の一部を部分的に短絡するためのリレー13、14を設ける。かかる構成より、検査対象となる各出力電圧間の電位差の拡大が可能となり、従来の高精度なアナログ電圧測定器による測定に代えて、コンパレータによるディジタル判定が可能となり、大幅な検査時間の短縮化、及び安価なディジタル検査装置の使用による高精度な検査が可能となる。
請求項（抜粋）：
少なくとも2個の基準電源電圧入力端子と、該基準電源電圧入力端子間の電圧を抵抗分割して、中間電圧を発生させる抵抗分割回路と、入力ディジタル信号に応じて、上記基準電源電圧及び中間電圧の内から一つの電圧を選択して出力させるためのスイッチ回路とを含むD/A変換器を内蔵し、該D/A変換器の出力電圧を、その出力端子より出力させる構成とした半導体集積回路装置に於いて、上記抵抗分割回路の一部を部分的に短絡するためのスイッチ手段を設けたことを特徴とする半導体集積回路装置。
IPC (3件)：
H03M 1/76
, H01L 27/04
, H01L 21/822
5F038DF03
, 5F038DF16
, 5J022AB05
, 5J022AC05
, 5J022BA00
, 5J022CB02
, 5J022CD02
, 5J022CF01
, 5J022CF07
, 5J022CG01
