特許
J-GLOBAL ID：200903009188384938
フラッシュメモリ、及びデータ処理装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平7-246958
公開番号（公開出願番号）：特開平9-073798
出願日： 1995年08月31日
公開日（公表日）： 1997年03月18日
要約：
【要約】【目的】 本発明の目的は、消去コマンドを省略することによって、外部制御の容易化を図ったフラッシュメモリを提供することにある。【構成】 入出力ピン(PI/O0〜PI/O7)を介して取込まれた書込みデータを保持可能な書込みデータラッチ20と、外部からの書込み動作の指示により、フラッシュメモリセルアレイ13の消去動作、及び上記書込みデータラッチ20に保持された書込みデータの上記フラッシュメモリセルアレイ13への書込み動作を、一連の動作として制御するMPU19とを設け、記憶情報書換えの際の消去コマンド発行を不要とすることにより、フラッシュメモリ10の外部制御の簡略化を図る。
請求項（抜粋）：
フラッシュメモリセルがアレイ状に複数配列されて成るフラッシュメモリセルアレイを含むフラッシュメモリにおいて、外部入出力ピンを介して取込まれた書込みデータを保持可能な保持手段と、外部からの書込み動作の指示により、上記フラッシュメモリセルアレイの消去動作、及び上記保持手段に保持された書込みデータの上記フラッシュメモリセルアレイへの書込み動作を、一連の動作として制御する制御手段とを含むことを特徴とするフラッシュメモリ。
FI (2件)：
G11C 17/00 510 A
, G11C 17/00 530 B
