特許
J-GLOBAL ID：200903009210431767
半導体装置の製造方法および半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小倉 啓七
公報種別：再公表公報
出願番号（国際出願番号）：JP2006306306
公開番号（公開出願番号）：WO2006-104150
出願日： 2006年03月28日
公開日（公表日）： 2006年10月05日
要約：
籠状タンパク質超分子の生成処理(S101)、籠状タンパク質超分子を用いた膜の生成処理(S102)、籠状タンパク質超分子のタンパク質外殻の除去処理(S103)を経て、絶縁体であるコアのみがシリコン基板上に整然と並んだドット配列構造物を得る。次に、ドットが配列された基板上にシリコン膜(Si)をCVD法で成長させ、上面にアルミ電極を蒸着し、キャパシタ構造の作成処理(S104)を施す。さらにアルミ電極を設けてフローティングゲートデバイスとしての物理的構造の作り込み処理(S105)を行う。最後に、アニール処理(S106)を施す。当該アニール処理により絶縁体であった各ドットをシリコン膜により還元し導電性を示すように改質する。これにより、ドットの導電性の劣化を招くことなく、安定に導電性を維持することのできる半導体装置の製造方法および半導体装置を提供する。
請求項（抜粋）：
絶縁体である金属酸化物からなるコアを2次元マトリクス状の量子ドットとして絶縁膜が形成された基板上に形成するドット形成工程と、
IPC (5件)：
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 21/28
H01L29/78 371
, H01L27/10 434
, H01L21/28 301R
4M104AA01
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB36
, 4M104CC05
, 4M104DD78
, 4M104DD88
, 4M104EE03
, 4M104GG09
, 4M104GG16
, 5F083EP17
, 5F083GA27
, 5F083JA31
, 5F083PR33
, 5F101BA54
, 5F101BH16
