特許
J-GLOBAL ID：200903009247552041
処理コアの使用を動的に更新する方法および装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-000007
公開番号（公開出願番号）：特開2001-222516
出願日： 2001年01月04日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】 マルチコアCPUのテストおよび利用に関連する複雑さを減少する方法およびシステムを提供する。【解決手段】 データ処理システム100は、少なくとも第1および第2の処理コア160A,160Bを含む少なくとも1つの中央処理ユニット(CPU)110を備える。データ処理システム100はまた、いずれの処理コアが用いられるべきかを特定する制御入力を受信する入力装置162A,162Bを含む。さらに、データ処理システム100は、制御入力の受信に応答して、制御入力によって、1つ以上の処理コアをアクティブにし、全部または1つ以上の処理コアを非アクティブにすることによって、データ処理システムを構成する構成論理を備える。
請求項（抜粋）：
少なくとも第1および第2の処理コアを含む少なくとも1つの中央処理ユニット(CPU)を有するデータ処理システムにおける処理コアの使用を動的に更新する方法であって、前記少なくとも第1および第2の処理コアのうちのいずれが用いられるべきかを特定する制御入力を受信するステップと、前記制御入力の受信に応答して、前記制御入力によって、前記少なくとも第1および第2の処理コアのうちの1つ以上をアクティブにし、前記少なくとも第1および第2の処理コアのうちの全部または1つ以上を非アクティブにすることによって、前記データ処理システムを構成するステップとを含む、処理コアの使用を動的に更新する方法。
IPC (2件)：
G06F 15/16 640
, G06F 15/16
G06F 15/16 640 K
, G06F 15/16 640 B
