特許
J-GLOBAL ID:200903009404458941
半導体装置及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
山田 稔
公報種別:公開公報
出願番号(国際出願番号):特願平11-298037
公開番号(公開出願番号):特開2001-119022
出願日: 1999年10月20日
公開日(公表日): 2001年04月27日
要約:
【要約】【課題】 トレンチ構造を用いずに、ドリフト領域における縦方向に配向する並列pn構造を作製し易い構造に改善した半導体装置の提供。【解決手段】 縦形MOSFETにおける並列pn構造のドレイン・ドリフト層38は、n+ ドレイン層11のサブストレートの上にエピタキシャル成長層を積み増した厚い積層に形成されており、その並列pn構造はn+ ドレイン層11に対し縦方向に配向しており、n型のドリフト電路領域38aとp型の仕切領域38bとを交互に隣接配置した構造である。p型の仕切領域38bは3段のp型の埋め込み拡散単位領域Up を縦方向に相互連結して成る。n型のドリフト電路領域38aはその導電型非反転領域となっている。かかる構造の縦形ドリフト層38は、例えば、p型の不純物のみの導入を間挿しながらエピタキシャル成長層を積み増し形成した後、段違いに仕込んだ不純物を熱処理によりエピタキシャル成長層の中に一気に拡散させることで形成できる。
請求項(抜粋):
オン状態でドリフト電流を縦方向に流すと共にオフ状態で空乏化する縦形ドリフト領域が第1導電型のドリフト電路領域と第2導電型の仕切領域とを交互に隣接配置して成る並列pn構造となった半導体装置において、前記縦形ドリフト領域はエピタキシャル成長層を積み増した積層に形成されており、前記ドリフト電路領域と前記仕切領域のうちいずれか一方が複数の埋め込み拡散単位領域を縦方向に相互連結して成ることを特徴とする半導体装置。
IPC (2件):
FI (3件):
H01L 29/78 652 H
, H01L 29/78 652 C
, H01L 29/78 658 A
引用特許:
引用文献:
前のページに戻る