特許

J-GLOBAL ID：200903009446774002

シフトレジスタ

発明者： イェオ ジュ チョン ,  ユン サン ヤン ,  キム ジン サン
出願人/特許権者： エルジー フィリップス エルシーディー カンパニー リミテッド
代理人 (1件)： 園田 吉隆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-300242
公開番号（公開出願番号）：特開2000-155550
出願日： 1999年10月21日
公開日（公表日）： 2000年06月06日
要約：

【要約】【目的】 本発明は液晶表示装置の画素列を駆動する内蔵型駆動回路で液晶セルを駆動するためのシフトレジスタに関することである。【解決手段】 本発明によるシフトレジスタ回路のステージは入力信号より位相遅延された第1クロック信号が入力される第1入力電極、ローラインに接続された第1出力電極及び第1制御電極をそれぞれ有するプルアップトランジスタと低電位電圧が供給される第2入力電極、ローラインに接続される第2出力電極及び第2制御電極を有するプルダウントランジスタを含む出力回路部と、入力信号に応答して第1制御電極に供給される第1制御信号を発生することと併せて、第1クロック信号より位相遅延された第2クロック信号に応答して第2制御電極に供給される第2制御信号を発生するための入力回路部と、第1制御信号を昇圧するための昇圧手段とを具備する。

請求項（抜粋）：

高電位電圧源、低電位電圧源及び位相遅延クロック信号発生器に共通に接続されて多数のローラインにそれぞれ接続されることと併せてスキャニング信号に対して従属接続されることで、ローラインを充電及び放電させるステージを有するシフトレジスタにおいて、前記多数のステージそれぞれが;スキャニング信号に比べて位相遅延された第1クロック信号が入力される第1出力電極、ローラインに接続された第1出力電極及び第1制御電極を有するプルアップトランジスタと低電位電圧源に接続された第2入力電極、ローラインに接続される第2出力電極及び第2制御電極を有するプルダウントランジスタを含む出力回路と;スキャニング信号に応答して第1制御電極に供給される第1制御信号を発生することと併せて第1クロック信号に比べて位相遅延された第2クロック信号に応答して第2制御電極に供給される第2制御信号を発生するための入力回路部と;第1制御信号を昇圧するための昇圧手段とを具備することを特徴とするシフトレジスタ。

IPC (2件)：

G09G 3/20 623 ,  G09G 3/36

FI (2件)：

G09G 3/20 623 H ,  G09G 3/36

引用特許：

審査官引用 (4件)

• シフトレジスタ
  公報種別：公開公報   出願番号：特願平8-073068   出願人：トムソンマルチメデイアソシエテアノニム
• シフトレジスタ
  公報種別：公開公報   出願番号：特願平8-073067   出願人：トムソンマルチメデイアソシエテアノニム
• トグリングバックプレーンを有するディスプレイマトリックスの選択ラインドライバ
  公報種別：公開公報   出願番号：特願平9-090901   出願人：トムソンマルチメデイアソシエテアノニム
• 特開昭58-029200