特許
J-GLOBAL ID：200903009480333651

リセット制御回路及びリセット制御方法

発明者：
斉藤 輝彦

斉藤 輝彦 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 特許業務法人コスモス特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-332956
公開番号（公開出願番号）：特開2006-146403
出願日： 2004年11月17日
公開日（公表日）： 2006年06月08日
要約：
【課題】クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。【解決手段】 リセット要求信号RRに応じてリセット信号RSを出力制御するリセット制御回路200は、リセット要求信号RRに応じて、クロック出力待機期間DCの遅延でクロック出力信号RCを発生すると共に、クロック信号CKを変成して出力するクロック変成部210と、クロック出力信号RCに応じて、リセット出力待機期間Dの遅延でリセット信号RSを発生するリセット信号生成部220とを有している。【選択図】図6
請求項（抜粋）：
リセット要求信号に応じてリセット信号を出力制御するリセット制御回路であって、 上記リセット要求信号についてリセット出力待機期間だけ遅延させたリセット要求遅延信号を発生するリセット要求遅延部と、 上記リセット要求信号についてクロック信号に同期して保持されたリセット要求保持信号を発生するリセット要求保持部と、 上記リセット要求遅延信号及び上記リセット信号保持信号の論理和を上記リセット信号として出力する論理和演算部と、 を備えるリセット制御回路。
IPC (4件)：
G06F 1/24 ,  H03K 17/22 ,  G06F 1/10 ,  G06F 1/06
FI (4件)：
G06F1/00 351 ,  H03K17/22 E ,  G06F1/04 330A ,  G06F1/04 310A
Fターム (24件)：
5B054AA01 ,  5B054BB05 ,  5B054DD02 ,  5B054DD17 ,  5B054DD21 ,  5B079BA01 ,  5B079BB04 ,  5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079CC16 ,  5B079DD08 ,  5B079DD13 ,  5J055AX39 ,  5J055AX58 ,  5J055BX42 ,  5J055CX28 ,  5J055DX13 ,  5J055EX07 ,  5J055EY03 ,  5J055EZ10 ,  5J055EZ57 ,  5J055FX05 ,  5J055GX01
引用特許：
出願人引用 (1件)
  • 特許第3119628号公報(図1)
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM