特許

J-GLOBAL ID：200903009605281802

金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法

発明者： ジョン エリック ボワー ,  ジョン ゼット、パスタラン ,  ジョージ イー、リッテンハウス
出願人/特許権者： ルーセント テクノロジーズ インコーポレイテッド
代理人 (1件)： 岡部 正夫 (外12名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-032114
公開番号（公開出願番号）：特開2001-313535
出願日： 2001年02月08日
公開日（公表日）： 2001年11月09日
要約：

【要約】【課題】 共振器デバイスに用いられるピエゾ電子フィルムの製造方法を提供することである。【解決手段】 本発明の方法は、ピエゾ電子フィルム120のテキスチャは、その下の電極層135の表面形態により直接影響され、更にまた電極層135の表面形態は、その下の酸化物層或いはブラグスタック125の表面形態により影響される。従って、本発明の方法は、ピエゾ電子フィルムを含むデバイスを製造する方法で、電極の表面粗さと堆積を制御するステップを含むことを特徴とする。

請求項（抜粋）：

(A) 基板(110)上に少なくとも1つの金属層(135)を堆積するステップと、(B) 前記金属層(135)の上にピエゾ電子材料層(120)を堆積するステップとを有し、前記ピエゾ電子材料のテキスチャは、(C) 前記金属層(135)の表面粗さを制御するステップにより決定されることを特徴とする金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法。

IPC (7件)：

H03H 3/02 ,  H01L 21/203 ,  H01L 41/08 ,  H01L 41/09 ,  H01L 41/18 ,  H01L 41/22 ,  H03H 9/17

FI (7件)：

H03H 3/02 B ,  H01L 21/203 S ,  H03H 9/17 F ,  H01L 41/08 D ,  H01L 41/08 L ,  H01L 41/18 101 Z ,  H01L 41/22 Z

引用特許：

審査官引用 (3件)

• 周波数選択構成要素
  公報種別：公開公報   出願番号：特願平6-024973   出願人：モトローラ・インコーポレイテッド
• 電子デバイス用基板
  公報種別：公開公報   出願番号：特願平10-167686   出願人：ティーディーケイ株式会社
• 薄膜圧電素子
  公報種別：公開公報   出願番号：特願平6-289804   出願人：三菱電機株式会社