特許

J-GLOBAL ID：200903009796481067

半導体素子及びその製造方法

発明者： 高橋 良治 ,  塩見 新
出願人/特許権者： サンケン電気株式会社
代理人 (2件)： 木村 満 ,  毛受 隆典
公報種別：公開公報
出願番号（国際出願番号）：特願2005-243337
公開番号（公開出願番号）：特開2007-059632
出願日： 2005年08月24日
公開日（公表日）： 2007年03月08日
要約：

【課題】良好な動作電圧及びアバランシェ耐量を備える半導体素子及びその製造方法を提供する。【解決手段】 半導体素子10の半導体基体20に形成されたトレンチ25の少なくとも下面にマスクを形成し、トレンチ25の開口部25aを介して、トレンチ25の側面にベース領域22に拡散された不純物とは逆導電型の不純物を拡散させることによって、ベース領域22より不純物濃度の低いチャネル領域23を形成する。ベース領域22の不純物濃度と比較してチャネル領域のみ不純物濃度を低くすることができるため、良好な動作電圧及び良好なアバランシェ耐量を備える半導体素子10を提供することができる。【選択図】図1

請求項（抜粋）：

第1導電型の第1半導体領域と、前記第1半導体領域の上面に形成された第2導電型の第2半導体領域とを備える半導体基体の一方の主面に、前記第2半導体領域から前記第1半導体領域まで延びるようにトレンチを形成するトレンチ形成工程と、 前記半導体基体の一方の主面及び前記トレンチの少なくとも底面を覆うようにマスクを形成するマスク形成工程と、 前記トレンチの開口部を介して前記トレンチの側面の前記マスクが形成されていない領域に、第1導電型の不純物を拡散させる不純物拡散工程と、 前記マスクを除去するマスク除去工程と、 前記トレンチの底面及び側面に絶縁膜を形成する絶縁膜形成工程と、 前記絶縁膜を介して前記トレンチを充填するようにゲート電極を形成するゲート電極形成工程と、から構成されることを特徴とする半導体素子の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L29/78 652E ,  H01L29/78 653A ,  H01L29/78 658A

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-028473   出願人：株式会社東芝

審査官引用 (3件)

• 炭化珪素半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-068896   出願人：株式会社デンソー
• 特開平2-091976
  
• 半導体装置
  公報種別：公開公報   出願番号：特願2001-189821   出願人：株式会社日立製作所