特許

J-GLOBAL ID：200903009804082282

半導体装置の製造方法

発明者： 村瀬 寛
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-197407
公開番号（公開出願番号）：特開平8-045882
出願日： 1994年07月30日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】 多層配線形成及び平坦化の工程の簡略化、ポリッシング時の面内均一性向上及び時間短縮化及び層間膜の膜質均一化による弗化水素洗浄耐性の向上を目的とする。【構成】 集積回路基板の層間絶縁膜に基板にバイアス印加可能なCVD又はスパッタ法により段差部を埋込みながら絶縁膜を形成したのち、前記絶縁膜をポリッシングにより平坦化する。これにより工程の簡略化、ポリッシングの時間短縮及び面内均一性向上及びポリッシング後の弗化水素洗浄耐性の向上ができる。

請求項（抜粋）：

半導体基板の表面に形成した配線の上に、基板に高周波バイアス印加が可能なバイアスECRCVD法により絶縁膜を形成する工程と、前記絶縁膜の表面をケミカルメカニカルポリッシング法により平坦化する工程と、絶縁膜の表面を清浄化するためのエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/304 321 ,  H01L 21/304 ,  C23C 16/50 ,  H01L 21/306 ,  H01L 21/31 ,  H01L 21/3205

FI (2件)：

H01L 21/306 D ,  H01L 21/88 K

引用特許：

審査官引用 (2件)

• ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-285052   出願人：ソニー株式会社
• ポリッシュによる平坦化工程を含む電子装置の製造方法
  公報種別：公開公報   出願番号：特願平3-089573   出願人：ソニー株式会社