特許
J-GLOBAL ID:200903010031360766
半導体パッケージ及びその製造方法
発明者:
出願人/特許権者:
代理人 (3件):
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別:公開公報
出願番号(国際出願番号):特願2005-107853
公開番号(公開出願番号):特開2006-287131
出願日: 2005年04月04日
公開日(公表日): 2006年10月19日
要約:
【課題】 電気的な接続信頼性を向上させる。【解決手段】 半導体チップ2が接着されたダイパッド3と、ダイパッド3の周囲に離間して設けられ、半導体チップ2とワイヤ4で電気的に接続される複数のリード5と、半導体チップ2上及びリード5上に設けられるパッケージ部6とを備え、リード5は、ワイヤ4が電気的に接続される接続部11とは反対側である外側に折曲部12が形成され、折曲部12をパッケージ部6の側面6bと略面一をなすように形成する。【選択図】図2
請求項(抜粋):
半導体チップが接着されたダイパッドと、
上記ダイパッドの周囲に離間して設けられ、上記半導体チップとワイヤで電気的に接続される複数のリードと、
上記半導体チップ上及び上記リード上に設けられるパッケージ部とを備え、
上記リードは、上記ワイヤが電気的に接続される接続部とは反対側である外側に折曲部が形成され、
上記折曲部は、上記パッケージ部の側面と略面一をなすように形成されていることを特徴とする半導体パッケージ。
IPC (3件):
H01L 23/50
, H01L 21/56
, H01L 23/28
FI (4件):
H01L23/50 B
, H01L23/50 R
, H01L21/56 H
, H01L23/28 A
Fターム (16件):
4M109AA01
, 4M109BA01
, 4M109CA21
, 4M109DA10
, 5F061AA01
, 5F061BA01
, 5F061CA21
, 5F061CB13
, 5F061DD12
, 5F061DD13
, 5F067AA01
, 5F067AA13
, 5F067AB04
, 5F067BC07
, 5F067BC13
, 5F067DB01
引用特許: