特許
J-GLOBAL ID：200903010312334829
ガンマ補正用基準電位発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342221
公開番号（公開出願番号）：特開2001-195031
出願日： 1999年12月01日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】LCDドライバチップの入力数を削減し、チップの間のばらつきを小さく押さえる。【解決手段】 10ビット2進カウンタ202は、システムクロックに同期して自走する。10ビット幅の5段シフトレジスタ200は、PCから受信したガンマ補正データを記憶する。比較器204は、2進カウンタの値(X)と10ビットレジスタに記憶されている値(Y)を比較し、ガンマ補正データをパルス幅に変換する。比較器204の出力は、システムクロックに同期してD-FF206でラッチされる。時間/電圧変換器208は、D-FF206の出力をLPFに掛け、ガンマ補正用基準電位を発生する。
請求項（抜粋）：
システムクロックをカウントしてカウント値を発生するカウンタと、電源投入後に設定されるガンマ補正関数値を保持するレジスタと、前記発生したカウント値と前記保持されたガンマ補正関数値とを用いて、前記ガンマ補正関数値を、ガンマ補正の周期ごとのパルス幅で示すPWM信号を発生する信号発生手段と、前記発生されたPWM信号を用いて、ガンマ補正用基準電位を発生する電位発生回路とを有するガンマ補正用基準電位発生回路。
IPC (4件)：
G09G 3/20 641
, G02F 1/133 505
, G09G 3/36
, H04N 5/202
G09G 3/20 641 Q
, G02F 1/133 505
, G09G 3/36
, H04N 5/202
2H093NA80
, 2H093NC13
, 2H093NC22
, 2H093NC23
, 2H093NC24
, 2H093NC26
, 2H093NC90
, 2H093ND07
, 2H093ND58
, 5C006AA15
, 5C006AA16
, 5C006AA17
, 5C006AA22
, 5C006AB03
, 5C006AC21
, 5C006AF46
, 5C006AF82
, 5C006BB11
, 5C006BC16
, 5C006BF03
, 5C006BF06
, 5C006BF14
, 5C006BF25
, 5C006BF26
, 5C006BF34
, 5C006BF37
, 5C006FA26
, 5C006FA43
, 5C021PA34
, 5C021PA52
, 5C021PA62
, 5C021PA87
, 5C021PA89
, 5C021PA93
, 5C021PA95
, 5C021PA96
, 5C021SA08
, 5C021SA11
, 5C021XA34
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD03
, 5C080DD05
, 5C080EE28
, 5C080GG09
, 5C080JJ02
, 5C080JJ04
, 5C080JJ05
