特許
J-GLOBAL ID：200903010500972433

半導体装置

発明者：
稲葉 正吾

稲葉 正吾 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-265408
公開番号（公開出願番号）：特開2000-100964
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】LDD構造のMOS型トランジスタにおいて、オフセットの長さが異なるトランジスタを作り分ける事によってホットキャリアを重点的に減少させたいトランジスタとそれほどでないトランジスタを作り分ける。【解決手段】本発明の半導体装置は、ゲート電極膜厚を変化させることにより、サイドウォールの長さをトランジスタの種類毎に変え、オフセット長を調節しホットキャリアの発生を低下させる。
請求項（抜粋）：
単一ドレイン構造でないMOS型トランジスタにおいて、そのオフセット長が異なるトランジスタが同一基板内に存在する事を特徴とする半導体装置。
IPC (3件)：
H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78
FI (2件)：
H01L 27/08 102 B ,  H01L 29/78 301 S
Fターム (22件)：
5F040DA17 ,  5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040ED09 ,  5F040EE05 ,  5F040EF02 ,  5F040EK01 ,  5F040FA05 ,  5F040FA12 ,  5F040FB02 ,  5F040FC09 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BC06 ,  5F048BC18 ,  5F048BD04 ,  5F048BG12 ,  5F048DA25
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM