特許
J-GLOBAL ID：200903010564048918

メモリセルへの書き込みおよびメモリセルからの読み出しを行うためのシステムおよび方法

発明者：
サミュエル・ディー・ナフジガー

サミュエル・ディー・ナフジガー について


出願人/特許権者：
ヒューレット・パッカード・カンパニー

ヒューレット・パッカード・カンパニー について


代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-012879
公開番号（公開出願番号）：特開2001-243776
出願日： 2001年01月22日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】同じクロック周期の間に書き込みと読み込み動作を行えるようにすること。【解決手段】本発明のメモリセル(100)は、記憶素子(18)、マルチフ ゚レクサ(121)、第1と第2のヒ ゙ットライン(32,34)、第1と第2のスイッチンク ゙素子(26,28)、及びスイッチンク ゙機構(137)を利用する。記憶素子(18)は、第1のホ ゚ート(21)及び第2のホ ゚ート(24)を有し、第1のホ ゚ート(21)の値を、第2のホ ゚ート(24)の値の反転値として維持する。第1のスイッチンク ゙素子(26)は、第1のホ ゚ート(21)及び第1のヒ ゙ットライン(32)に接続され、第2のスイッチンク ゙素子(28)は、第2のホ ゚ート(24)及び第2のヒ ゙ットライン(34)に接続される。メモリセル(100)に書き込まれるべき入力値は、スイッチンク ゙機構(137)によって受け取られ、スイッチンク ゙機構がこの入力値を、モート ゙信号の値に基づいてヒ ゙ットライン(32,34)の一方に伝達する。マルチフ ゚レクサ(121)は、他方のヒ ゙ットライン(32,34)の値を受け取って、モート ゙信号の値に基づいてこの値を選択する。
請求項（抜粋）：
第1のビットラインと、第2のビットラインと、入力ラインと、出力ラインと、第1のポートおよび第2のポートを有し、前記第1のポートの値および前記第2のポートの値を制御するように構成されて、前記第1のポートの前記値を前記第2のポートの前記値の反転値として維持するようにさらに構成されている、記憶素子と、前記第1のポートおよび前記第1のビットラインに結合され、第1のセレクト信号に応答して活性化および不活性化されるように構成されて、活性化されると前記第1のポートを前記第1のビットラインに電気的に接続し、不活性化されると前記第1のポートを前記第1のビットラインから電気的に切り離すようにさらに構成されている、第1のスイッチング素子と、前記第2のポートおよび前記第2のビットラインに結合され、第2のセレクト信号に応答して活性化および不活性化されるように構成されて、活性化されると前記第2のポートを前記第2のビットラインに電気的に接続し、不活性化されると前記第2のポートを前記第2のビットラインから電気的に切り離すようにさらに構成されている、第2のスイッチング素子と、前記出力ラインに結合され、前記第1のビットラインから値を受け取り且つ前記第2のビットラインから値を受け取って、前記受け取った値の一方をモード信号に基づいて選択するように構成され、前記選択された一つの値を前記出力ラインにわたって伝達するようにさらに構成されている、マルチプレクサと、および前記入力ラインに結合され、前記入力ラインから入力値を受け取り、前記モード信号に基づいて、前記ビットラインの一方を選択するように構成され、前記ビットラインのうちの前記選択された一方を前記入力ラインに電気的に接続し、且つ他方のビットラインを前記入力ラインから電気的に切り離すようにさらに構成されている、スイッチング機構とを含む、メモリセル。
IPC (2件)：
G11C 11/41 ,  G11C 11/417
FI (2件)：
G11C 11/34 K ,  G11C 11/34 305
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM