特許
J-GLOBAL ID：200903010715740452

基板処理装置

発明者：
野上 滋基

野上 滋基 について

, 
船倉 満

船倉 満 について

, 
寺西 勲

寺西 勲 について

, 
八島 司

八島 司 について

, 
越湖 裕

越湖 裕 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (1件)： 特許業務法人アイ・ピー・エス
公報種別：公開公報
出願番号（国際出願番号）：特願2007-205108
公開番号（公開出願番号）：特開2008-112968
出願日： 2007年08月07日
公開日（公表日）： 2008年05月15日
要約：
【課題】製品の品質の低下及び装置の損傷を防止することができる基板処理装置を提供する。【解決手段】基板処理装置10上で動作する制御プログラム40において、レシピ記憶部408及びパラメータ記憶部410は、制御に関するデータを記憶するデータ記憶手段を構成する。権限のあるユーザが認証処理により認証されると、該ユーザは編集画面を介してデータの編集操作を行う。設定部406は、前記データ記憶手段により記憶されているデータを編集するための操作をUI装置20を介して受け付ける。計時部416は、設定部406により受け付けられる操作の間の時間を計測して操作制御部414に対して出力する。操作制御部414は、計時部416により計測された時間が所定時間を超えた場合、データを編集するための操作の受付を禁止する。【選択図】図6
請求項（抜粋）：
作成又は編集されたレシピを実行して基板を処理する基板処理装置であって、 レシピを作成又は編集するための編集画面を表示する表示手段と、 前記表示手段により表示された編集画面上で操作が行われないまま予め設定された時間が経過した場合、ログアウト処理及び前記編集画面から当該編集画面とは異なる所定の画面への画面切り替え処理を行うとともに前記レシピに関するデータのうち前記ログアウト処理までに編集されたデータの削除処理を行うように制御する制御手段と を有する基板処理装置。
IPC (2件)：
H01L 21/02 ,  H01L 21/205
FI (2件)：
H01L21/02 Z ,  H01L21/205
Fターム (5件)：
5F045AA20 ,  5F045AB32 ,  5F045AB33 ,  5F045DP19 ,  5F045GB16
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM