特許

J-GLOBAL ID：200903010730012226

半導体装置及びその製造方法

発明者： 江本 義明
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-138771
公開番号（公開出願番号）：特開2001-320014
出願日： 2000年05月11日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 半導体チップを積層してなるスタックドパッケージにおいて、上側の半導体チップの大きさが大きい場合であっても、半導体チップを破損させることなく半導体チップの実装を行うこと。【解決手段】 インターポーザー基板11上には、第1チップ12が実装されている。第1チップ12の裏面上には、第1チップ12よりも寸法が大きい第2チップ13が搭載されている。第2チップ13は、ワイヤ15によりインターポーザー基板11に対してワイヤボンディングされている。第1チップ12の外側には、台部材17が配置されている。これらの第1チップ12、第2チップ13及び台部材17は、封止樹脂16によりモールドされている。インターポーザー基板11のチップ実装側と反対側には半田ボール18が設けられている。

請求項（抜粋）：

基板上に搭載された第1半導体チップと、前記第1半導体チップ上に積層され、前記第1半導体チップよりも大きい第2半導体チップと、前記第2半導体チップと前記基板との間に配置された台部材と、前記基板下に配置された接続部材と、を具備し、前記台部材により前記第2半導体チップを支持することを特徴とする半導体装置。

IPC (7件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 301 ,  H01L 21/60 311 ,  H01L 23/12 ,  H01L 23/28

FI (5件)：

H01L 21/60 301 A ,  H01L 21/60 311 Q ,  H01L 23/28 Z ,  H01L 25/08 Z ,  H01L 23/12 L

Fターム (14件)：

4M109AA01 ,  4M109BA03 ,  4M109CA26 ,  4M109DB17 ,  4M109GA10 ,  5F044AA02 ,  5F044CC07 ,  5F044JJ03 ,  5F044KK08 ,  5F044QQ01 ,  5F044RR03 ,  5F044RR08 ,  5F044RR18 ,  5F044RR19

引用特許：

審査官引用 (2件)

• 半導体実装構造
  公報種別：公開公報   出願番号：特願平6-120985   出願人：富士通株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-104682   出願人：三洋電機株式会社