特許
J-GLOBAL ID：200903010864273085

半導体装置の製造方法

発明者：
田中 稔彦

田中 稔彦 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (2件)： 小川 勝男 ,  田中 恭助
公報種別：公開公報
出願番号（国際出願番号）：特願2003-305879
公開番号（公開出願番号）：特開2005-079226
出願日： 2003年08月29日
公開日（公表日）： 2005年03月24日
要約：
【課題】 半導体装置の高速化および高集積化の進展に伴い、微細なゲートパターンと微細かつ高密度なパターン形成が同時に求められている。 これを実現する従来技術に、全面スリミング法やシフタエッジ位相シフト露光法などがあるが、前者はゲートパターンと同時にゲート電極配線も細くなり、配線部分が断線しやく歩留まり低下を起こす。後者はシフタ間の干渉やシフタ配置の制約などの関係で強いレイアウト制限を受けるという課題がある。 これらの課題を同時に解決すべく高集積かつ極めて微細なゲート電極を有する半導体装置の製造方法を提供する。 【解決手段】 レジストパターンを形成した後、所望の部分にDUVあるいは電子線を照射して選択的にレジストをスリミングする。【選択図】 図1
請求項（抜粋）：
半導体基板上に線状感光性被膜パターンを形成する工程と、 前記線状感光性被膜パターンの一部にエネルギー線を照射して細らせる工程と、 前記エネルギー線を照射して細らせた線状感光性被膜パターンを前記半導体基板に転写する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L21/027 ,  H01L21/8244 ,  H01L27/10 ,  H01L27/11
FI (4件)：
H01L21/30 541S ,  H01L27/10 461 ,  H01L27/10 381 ,  H01L21/30 509
Fターム (10件)：
5F046BA03 ,  5F046CA08 ,  5F056AA22 ,  5F056AA25 ,  5F056DA13 ,  5F056FA03 ,  5F083BS00 ,  5F083GA27 ,  5F083PR01 ,  5F083ZA12
引用特許：
出願人引用 (2件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2000-075269   出願人：三洋電機株式会社
  • パターン形成方法
    公報種別：公開公報   出願番号：特願平3-051325   出願人：株式会社日立製作所

前のページに戻る

TOP

BOTTOM