半導体記憶装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平7-198746
公開番号（公開出願番号）：特開平9-045871
出願日： 1995年08月03日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】ユーザからの発注を受ける前に、予め半導体記憶装置における周辺回路及びメモリセル部について、回路構成用のコンタクト孔の形成段階まで作製しておき、受注後には、プログラム用のコンタクト孔の形成、メタライゼーション処理、及びカバー膜の形成のみでウエハレベルでの製品を完成させるようにして、TATが非常に短く、かつ非常に占有面積の小さいメモリセルを実現する。【解決手段】複数本の帯状の第1の導電層101と、その上に層間絶縁膜102を介して該第1の導電層と交差するよう配置された複数の第2の導電層104とを備え、記憶情報に応じて該両導電層の交差部にコンタクト孔103を形成し、該両導電層間にショットキー接合を形成して、プログラミングを行うようにした。

請求項（抜粋）：

基板上に設けられた複数本の帯状の第1の導電層と、該第1の導電層に対して該第1の導電層と交差するよう配置された複数本の帯状の第2の導電層と、該両導電層の間に介在する絶縁膜とを備え、該絶縁膜の、該第1及び第2の導電層の交差部分には、記憶すべき情報に応じて情報記憶用コンタクト孔が形成してあり、該第1の導電層と第2の導電層とは、該情報記憶用コンタクト孔の形成部分にてショットキー接合により接続されている半導体記憶装置。

引用特許：

審査官引用 (6件)

特開昭57-186295
特開平4-099370
特開昭62-181464

全件表示

前のページに戻る