特許
J-GLOBAL ID：200903011043210880
電子部品を内蔵する基板、基板およびそれらの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-025825
公開番号（公開出願番号）：特開2005-217372
出願日： 2004年02月02日
公開日（公表日）： 2005年08月11日
要約：
【課題】コア基板を用いる場合よりも薄型化でき、高歩留りで製造コストを抑制して生産のリードタイムを短縮できる電子部品を内蔵する/しない基板と製造方法を提供する。【解決手段】第1ビルトアップ層14’の一方の面に第1導電層13が形成され、他方の面に電子部品(半導体チップ20)がマウントされ、これを被覆して第2ビルトアップ層19’と、第2導電層18が形成されている。ここで、第1導電層13、第2導電層18および電子部品(半導体チップ20)の間のうちのいずれか2点間を接続するように第1ビルトアップ層14’および/または第2ビルトアップ層19’を貫通して第1貫通配線25、第2貫通配線26などの貫通配線が形成されている構成とする。【選択図】図1
請求項（抜粋）：
絶縁性樹脂からなる第1ビルトアップ層と、
前記第1ビルトアップ層の一方の面にパターン形成された第1導電層と、
前記第1ビルトアップ層の他方の面にマウントされた電子部品と、
前記電子部品を埋め込んで前記第1ビルトアップ層の上層に積層された絶縁性樹脂からなる第2ビルトアップ層と、
前記第2ビルトアップ層の前記第1ビルトアップ層と積層している面と反対側の面にパターン形成された第2導電層と、
前記第1導電層、前記第2導電層および前記電子部品の間のうちのいずれか2点間を接続するように前記第1ビルトアップ層および/または第2ビルトアップ層を貫通して形成された貫通配線と
を有する電子部品を内蔵する基板。
IPC (2件)：
FI (5件)：
H01L23/12 B
, H05K3/46 B
, H05K3/46 N
, H05K3/46 Q
, H01L23/12 N
5E346AA12
, 5E346AA15
, 5E346AA32
, 5E346AA38
, 5E346AA43
, 5E346AA60
, 5E346BB01
, 5E346CC02
, 5E346CC08
, 5E346CC32
, 5E346DD02
, 5E346DD33
, 5E346EE31
, 5E346EE38
, 5E346FF18
, 5E346FF45
, 5E346GG15
, 5E346GG27
, 5E346GG28
, 5E346GG40
, 5E346HH24
, 5E346HH33
