特許
J-GLOBAL ID：200903011060554622

ディスプレイの画素構造およびその駆動方法

発明者：
施 ▼博▲盛

施 ▼博▲盛 について

, 
楊 界雄

楊 界雄 について


出願人/特許権者：
瀚宇彩晶股▼分▲有限公司

瀚宇彩晶股▼分▲有限公司 について


代理人 (6件)： 杉村 興作 ,  高見 和明 ,  徳永 博 ,  藤谷 史朗 ,  来間 清志 ,  冨田 和幸
公報種別：公開公報
出願番号（国際出願番号）：特願2004-137683
公開番号（公開出願番号）：特開2005-148704
出願日： 2004年05月06日
公開日（公表日）： 2005年06月09日
要約：
【課題】 より簡単で、薄膜トランジスタのしきい値電圧を完全に補償できる発光ダイオードディスプレイの画素構造およびその駆動方法を提供する。【解決手段】 ゲートが走査線310aに接続され、ソースが信号線310bに接続されるスイッチング・トランジスタ310と、ゲートがスイッチング・トランジスタ310のドレインに接続される駆動トランジスタ320と、駆動トランジスタ320のゲートおよびソース間に電気接続される第1キャパシタ340と、操作電圧VDDに電気接続される第1端を有するとともに、第2端が駆動トランジスタ320のドレインに接続される発光ダイオード350と、ゲートがオートゼロ信号線330aに接続され、ソースが駆動トランジスタ320に接続され、ドレインが接地電圧VSSに接続されるリセット・トランジスタ330とから、本発明のディスプレイの画素構造を構成する。【選択図】図3
請求項（抜粋）：
そのゲートが走査線に接続され、そのソースが信号線に接続されるスイッチング・トランジスタと、 そのゲートが前記スイッチング・トランジスタのドレインに接続される駆動トランジスタと、 前記駆動トランジスタのゲートおよびソース間に電気接続される第1キャパシタと、 操作電圧に電気接続される第1端を有するとともに、第2端が前記駆動トランジスタのドレインに接続される発光ダイオードと、 そのゲートがオートゼロ信号に接続され、そのソースが前記駆動トランジスタに接続され、そのドレインが接地電圧に接続されるリセット・トランジスタと、を含むことを特徴とするディスプレイの画素構造。
IPC (5件)：
G09G3/30 ,  G09F9/30 ,  G09G3/20 ,  H01L29/786 ,  H05B33/14
FI (8件)：
G09G3/30 J ,  G09F9/30 338 ,  G09F9/30 365Z ,  G09G3/20 611H ,  G09G3/20 624B ,  G09G3/20 642A ,  H05B33/14 A ,  H01L29/78 614
Fターム (29件)：
3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  5C080AA06 ,  5C080AA07 ,  5C080BB05 ,  5C080DD05 ,  5C080DD29 ,  5C080FF11 ,  5C080HH09 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C094AA02 ,  5C094AA23 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA23 ,  5C094BA29 ,  5C094CA19 ,  5C094FB14 ,  5C094HA08 ,  5F110AA30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110NN72
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM