特許
J-GLOBAL ID：200903011130019185

半導体力学量センサの製造方法

発明者：
藤田 真紀子

藤田 真紀子 について

, 
加納 一彦

加納 一彦 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234983
公開番号（公開出願番号）：特開平10-079520
出願日： 1996年09月05日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 犠牲層エッチングにより梁構造の可動部を形成する際において、基板表面に凹凸がなくても可動部の基板への固着が防止できる、特別な工程を必要としない新規な手法の半導体力学量センサの製造方法を提供する。【解決手段】 LPCVD法によりシリコン基板1の上に配線(ポリシリコン薄膜)2を成膜する。この際、620°C程度の低温にて行うことにより表面に凹凸部3を形成する。その上に犠牲層としてのシリコン酸化膜を形成するとともに、その上に可動部形成用薄膜としてのポリシリコン薄膜を成膜し、ポリシリコン薄膜の下のシリコン酸化膜をウェットエッチングにより除去して可動部5を形成する。その際、エッチング液との置換液が可動部5と基板との間に入り可動部5が基板に引っ張られるが、凹凸部3により可動部5の固着が回避される。また、配線2と基板表面に形成したゲート電極(配線電極2)10とを、同ー工程を利用して各々同ーの材料にて形成するため、配線2を形成するのに特別な工程を必要としない。
請求項（抜粋）：
半導体基板と、前記半導体基板の上方に所定の間隔を隔てて配置され、力学量の作用により変位する、薄膜よりなる梁構造の可動部と、前記半導体基板上に形成され、前記半導体基板上にゲート絶縁膜を介して形成されるゲート電極を有し、前記可動部の変位を電気信号に変換する検出回路とを備えた半導体力学量センサの製造方法であって、前記半導体基板の表面に、少なくとも前記半導体基板と可動部との間隔が最も小さくなる領域に凹凸部を有する下地用膜を形成する下地膜形成工程と、前記下地用膜上に犠牲層を形成する犠牲層形成工程と、前記犠牲層上に可動部形成用薄膜を形成する可動部形成用薄膜形成工程と、前記可動部形成用薄膜の下の前記犠牲層をエッチングにより除去して前記下地膜を露出させて、梁構造の可動部を形成する犠牲層除去工程と、前記半導体基板上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程とを有し、前記下地用膜と前記ゲート電極とを同ーの工程を利用して各々同ーの材料にて形成することを特徴とする半導体力学量センサの製造方法。
IPC (3件)：
H01L 29/84 ,  G01L 1/18 ,  G01P 15/125
FI (3件)：
H01L 29/84 Z ,  G01L 1/18 ,  G01P 15/125
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM