特許
J-GLOBAL ID:200903011180055603

プロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-243296
公開番号(公開出願番号):特開平10-091395
出願日: 1996年09月13日
公開日(公表日): 1998年04月10日
要約:
【要約】【課題】桁溢れが生じた場合でも演算結果の正しい符号を表す符号フラグを出力する。【解決手段】それぞれ2の補数表現された2つの二進数X、Yをどうしを加算して加算結果を出力する加算器14と、加算結果の桁溢れを示す桁溢れ信号vを出力する桁溢れ検出回路17と、桁溢れ信号vに応じて、加算器の加算結果Zの符号ビットをそのままもしくは反転して出力する反転回路18と、反転回路の出力を記憶する記憶回路19とを具備している。
請求項(抜粋):
それぞれ2の補数表現された2つの二進数をどうしを加算して加算結果を出力すると共に加算結果の桁溢れを示す桁溢れ信号を出力する演算手段と、上記桁溢れ信号に応じて、上記演算手段の加算結果の符号ビットをそのままもしくは反転して出力する反転手段と、上記反転手段の出力を記憶する記憶手段とを具備したことを特徴とするプロセッサ。
引用特許:
審査官引用 (3件)
  • 浮動小数点加減算器
    公報種別:公開公報   出願番号:特願平5-316095   出願人:日本電気株式会社
  • 演算装置及び演算方法
    公報種別:公開公報   出願番号:特願平6-130856   出願人:松下電器産業株式会社
  • データ処理装置
    公報種別:公開公報   出願番号:特願平5-258348   出願人:デルコ・エレクトロニクス・コーポレーション

前のページに戻る