特許

J-GLOBAL ID：200903011598143266

薄膜半導体装置及びその製造方法

発明者： 山本 直樹 ,  下方 晃博
出願人/特許権者： 財団法人高知県産業振興センター ,  カシオ計算機株式会社
代理人 (1件)： 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2006-295899
公開番号（公開出願番号）：特開2008-112909
出願日： 2006年10月31日
公開日（公表日）： 2008年05月15日
要約：

【課題】良好な電気的特性を備える薄膜半導体装置及びその製造方法を提供する。【解決手段】薄膜半導体装置10は、半導体膜13、ゲート絶縁膜18、ゲート電極21まではパターンなどを設けないで平坦なまま形成され、さらに半導体層13、ゲート絶縁膜18の下層には段差を生じさせる層が形成されていない。従って、ゲート絶縁膜18に、亀裂等が生じず、ゲートリーク電流を抑制させることができ、良好な電気的特性を備える薄膜半導体装置10を提供することができる。【選択図】図3

請求項（抜粋）：

基板と、 前記基板上に形成された半導体層と、 前記半導体層上に設けられたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを備え、 前記ゲート絶縁膜及び前記半導体層は、段差が生じないよう平坦に形成されていることを特徴とする薄膜半導体装置。

IPC (2件)：

H01L 21/336 ,  H01L 29/786

FI (3件)：

H01L29/78 627C ,  H01L29/78 616A ,  H01L29/78 618B

Fターム (51件)：

5F110AA06 ,  5F110AA12 ,  5F110BB02 ,  5F110BB04 ,  5F110BB05 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE04 ,  5F110EE08 ,  5F110EE32 ,  5F110EE42 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG06 ,  5F110GG13 ,  5F110GG16 ,  5F110GG19 ,  5F110GG25 ,  5F110GG32 ,  5F110GG34 ,  5F110GG43 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL01 ,  5F110HL03 ,  5F110HL11 ,  5F110HL23 ,  5F110HM15 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110QQ09 ,  5F110QQ10 ,  5F110QQ11

引用特許：

出願人引用 (1件)

• 薄膜トランジスタ、アレイ基板、液晶表示装置、有機EL表示装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-234443   出願人：松下電器産業株式会社

審査官引用 (4件)

• 特開平4-226080
  
• 半導体装置及びその作製方法
  公報種別：公開公報   出願番号：特願2006-045792   出願人：株式会社半導体エネルギー研究所
• 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
  公報種別：公開公報   出願番号：特願2005-230168   出願人：シャープ株式会社
• 半導体装置、半導体基板およびその製造方法
  公報種別：公開公報   出願番号：特願2000-254958   出願人：株式会社東芝