特許
J-GLOBAL ID：200903011618239524

誤り訂正回路

発明者：
水野 隆徳

水野 隆徳 について

, 
今枝 義輝

今枝 義輝 について


出願人/特許権者：
日本電気エンジニアリング株式会社

日本電気エンジニアリング株式会社 について


代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012771
公開番号（公開出願番号）：特開2000-216688
出願日： 1999年01月21日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 誤り訂正回路、特にビタビ復号回路において、復号の精度を落とさずにパスメトリックメモリを削減することを可能とする。【解決手段】ブランチメトリック演算値、前パスメトリック値の加算、比較、最尤パスの選択を行うACS回路203の前後にパスメトリック値のレンジup/downを行うための回路202を追加することにより、パスメトリック値の有効桁を拡げる必要がある時には、レンジアップし、入力データの有効桁の精度を落とし、パスメトリック値の有効桁が全て使われないときはレンジダウンし、入力データの精度を上げることにより、RAMのビットを有効に使用できる。
請求項（抜粋）：
ブランチメトリック演算回路、ACS回路及びパスメトリックメモリを含むビタビ復号方式による誤り訂正回路において、前記ブランチメトリック演算回路及び前記ACS回路間に最小値減算回路・レンジup/downシフタ回路を設け、前記ACS回路の出力を最大値/最小値検出回路・レンジup/down検出回路を介して前記最小値減算回路・レンジup/downシフタ回路に送出することを特徴とする誤り訂正回路。
IPC (2件)：
H03M 13/23 ,  H04L 1/00
FI (2件)：
H03M 13/12 ,  H04L 1/00 Z
Fターム (16件)：
5J065AB01 ,  5J065AC01 ,  5J065AD10 ,  5J065AE06 ,  5J065AF03 ,  5J065AG05 ,  5J065AH02 ,  5J065AH05 ,  5J065AH06 ,  5J065AH09 ,  5J065AH15 ,  5J065AH23 ,  5K014AA05 ,  5K014BA11 ,  5K014EA00 ,  5K014EA01
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM