特許

J-GLOBAL ID：200903011633372354

半導体記憶装置

発明者： 古賀 淳二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-246697
公開番号（公開出願番号）：特開平10-092954
出願日： 1996年09月18日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】高集積度、低消費電力、高速動作のSRAMを実現すること。【解決手段】記憶信号を蓄積する記憶信号蓄積部として、低レベルの電圧電源Vssと高レベルの電圧電源Vddとの間に順方向接続された3端子エサキ・トンネル素子ETと、この3端子エサキ・トンネル素子ETと電圧電源Vddとの間に設けられ、3端子エサキ・トンネル素子ETに対して直列接続された負荷Lとからなるものを用いる。

請求項（抜粋）：

半導体基板と、第1の電圧電源に接続され、前記半導体基板の表面に選択的に形成された第1導電型のソース拡散層と、このソース拡散層とは別の領域に前記半導体基板の表面に選択的に形成された第2導電型のドレイン拡散層と、これら2つの拡散層に挟まれる領域の基板表面上にゲート絶縁膜を介して配設されたゲート電極とからなる第1の3端子エサキ・トンネル素子と、一端が前記ドレイン拡散層、他端が第2の電圧電源に接続された負荷とにより構成された記憶信号蓄積部を有することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 21/8244 ,  H01L 27/11 ,  G11C 11/38

FI (2件)：

H01L 27/10 381 ,  G11C 11/38

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平3-196321   出願人：日本電気株式会社
• 記憶装置、その情報読出し方法、情報書込み方法および記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平4-256701   出願人：富士通株式会社
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平3-347034   出願人：富士通株式会社
• 特開平3-278456