特許
J-GLOBAL ID：200903011670043310

表示素子用基板の製造方法及び表示素子用基板

発明者：
小川 行雄

小川 行雄 について


出願人/特許権者：
双葉電子工業株式会社

双葉電子工業株式会社 について


代理人 (1件)： 西村 教光 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-002113
公開番号（公開出願番号）：特開2000-200053
出願日： 1999年01月07日
公開日（公表日）： 2000年07月18日
要約：
【要約】【課題】 材料基板から表示素子基板を切り出す際に表示素子基板に形成された電極部の界面剥離を防止する。【解決手段】材料基板(1)の表示素子用基板(2)となる部分には電極部(陽極3や陰極6)が形成される。この電極部には絶縁検査のためのテスト用電極パターンが接続される。テスト用電極パターンは、切り取りライン(L)を越えて表示素子用基板の外の材料基板に延設され、共通電極(4,7)に接続される。素子の作り込みが終了し、共通電極を用いて絶縁検査が完了したら、切り取りラインを跨いでいる電極パターンの一部をレーザーで除去する。切り取りラインに沿って溝を形成して板を割った時に、電極部には張力及び圧縮力が加わらないので、得られた表示素子用基板の電極部の端部が基板から剥離するのを防止できる。
請求項（抜粋）：
材料基板から表示素子用基板を切り出す表示素子用基板の製造方法において、前記材料基板上に設定された表示素子用基板の切り取りラインの内側に電極部を形成するとともに、前記電極部に連続して前記切り取りラインの外側に引き出された電極パターンを形成し、前記電極パターンを用いて前記電極部の電気特性を検査し、前記切り取りラインにおいて前記電極パターンの一部を除去し、前記切り取りラインにおいて前記材料基板を切断して、表示素子用基板を取り出すことを特徴とする表示素子用基板の製造方法。
IPC (3件)：
G09F 9/30 337 ,  G09F 9/30 365 ,  H05B 33/26
FI (3件)：
G09F 9/30 337 ,  G09F 9/30 365 B ,  H05B 33/26 Z
Fターム (11件)：
3K007AB15 ,  3K007BA06 ,  3K007CA01 ,  3K007CA05 ,  3K007CB01 ,  3K007DA02 ,  3K007FA00 ,  5C094BA29 ,  5C094EA07 ,  5C094EB02 ,  5C094GB01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM