特許
J-GLOBAL ID：200903011836615392
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041147
公開番号（公開出願番号）：特開平9-231771
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】読出し動作の高速化及び消費電力の低減をはかる。【解決手段】読出し動作時、選択ビット線対(SBL1,SBL2)の微小電位差を検出して活性化レベルとなる選択ビット線対電位差検出信号BVD,BVD*を発生する選択ビット線対電位差検出回路14を設ける。センス増幅器13を、BVDで直接制御されるフリップフロップ回路型とする。センス増幅動作時、センス増幅器13と選択ビット線対とを切り離す選択列接続制御回路11を設ける。ワード線駆動回路7を、BVD*で直接制御してワード線WLの非選択レベルの変化タイミングを速める。
請求項（抜粋）：
行方向,列方向にマトリクス状に配置されたスタティック型の複数のメモリセル、これら複数のメモリセルの各行それぞれと対応して設けられ選択レベルのとき対応する行のメモリセルを選択状態とする複数のワード線、及び前記複数のメモリセルの各列それぞれと対応して設けられ所定のタイミングで所定の電位にプリチャージされかつ選択状態のメモリセルのデータを伝達する複数対の第1,第2のビット線を含むメモリセルアレイと、所定のタイミングで活性化し前記複数対の第1,第2のビット線のうちの選択された第1,第2のビット線の電位を検出して増幅するフリップフロップ回路型のセンス増幅器と、前記選択された第1,第2のビット線のうちの一方のプリチャージ電位に対し他方の電位が前記プリチャージ電位より微小電位だけ変化したことを検出して活性化レベルの検知信号を発生する排他的論理和回路型の選択ビット線対電位差検出回路とを備え、クロック信号の第1のレベルに応答して前記複数対の第1,第2のビット線並びに前記センス増幅器の入出力端及び選択ビット線対電位差検出回路の入力端をプリチャージし、前記クロック信号の第2のレベルに応答して前記複数のワード線のうちの1本を選択レベルにし、この選択レベルのワード線によって選択状態となったメモリセルから読出され選択された第1,第2のビット線に伝達されたデータの電位差を検出して活性化レベルの前記検知信号を発生し、この検知信号の活性化レベルに応答して前記センス増幅器を活性化すると共にこのセンス増幅器と前記選択された第1,第2のビット線との間を切り離し、かつ前記選択レベルのワード線を非選択レベルとするようにしたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/416
, G11C 11/413
G11C 11/34 331
, G11C 11/34 J
