特許
J-GLOBAL ID:200903011920526940
ポリッシング方法および装置
発明者:
,
出願人/特許権者:
代理人 (1件):
渡邉 勇 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-166682
公開番号(公開出願番号):特開2001-345292
出願日: 2000年06月02日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】 半導体ウエハ等の基板上に形成されたCu層を均一に除去し、基板面上に形成された微細溝及び/又は微細孔に形成されたCu配線部をディッシングやエロージョン等のオーバーポリッシュ(過研磨)を生ずることなく平坦かつ均一に研磨する。【解決手段】 半導体ウエハ20上の配線溝にCu層31が形成されるとともに配線溝30a,30bの形成されていない表面上にCu層31が形成された半導体基板20を、ターンテーブル9上の研磨面に摺接させてCu層31が所定の膜厚になるまで研磨する第1研磨工程と、第1研磨工程後の半導体ウエハ20をターンテーブル9上の研磨面に摺接させて配線溝30a,30bに形成されたCu層31を残して半導体ウエハ20の表面上のCu層31を除去するとともにバリヤメタル層32を除去するまで研磨する第2研磨工程とを備えた。
請求項(抜粋):
半導体基板にCu配線を形成する際に化学機械的研磨プロセスによりCu層を研磨するポリッシング方法において、半導体基板上の配線溝にCu層が形成されるとともに配線溝の形成されていない表面上にCu層が形成された半導体基板を、ターンテーブル上の研磨面に摺接させてCu層が所定の膜厚になるまで研磨する第1研磨工程と、第1研磨工程後の半導体基板をターンテーブル上の研磨面に摺接させて配線溝に形成されたCu層を残して半導体基板の表面上のCu層を除去するとともにバリヤメタル層を除去するまで研磨する第2研磨工程とを備えたことを特徴とするポリッシング方法。
IPC (6件):
H01L 21/304 621
, H01L 21/304 622
, H01L 21/304
, B24B 37/00
, B24B 37/04
, B24B 49/12
FI (6件):
H01L 21/304 621 C
, H01L 21/304 622 R
, H01L 21/304 622 S
, B24B 37/00 K
, B24B 37/04 K
, B24B 49/12
Fターム (11件):
3C034CA02
, 3C034CA22
, 3C034CB03
, 3C034DD01
, 3C058AA07
, 3C058AC04
, 3C058BB02
, 3C058BC02
, 3C058CB01
, 3C058CB03
, 3C058DA17
引用特許:
前のページに戻る