特許
J-GLOBAL ID：200903011923069973

半導体装置

発明者：
八重樫 誠司

八重樫 誠司 について


出願人/特許権者：
ユーディナデバイス株式会社

ユーディナデバイス株式会社 について


代理人 (3件)： 片山 修平 ,  横山 照夫 ,  八田 俊之
公報種別：公開公報
出願番号（国際出願番号）：特願2007-073804
公開番号（公開出願番号）：特開2008-235613
出願日： 2007年03月22日
公開日（公表日）： 2008年10月02日
要約：
【課題】オーミック電極と電子走行層との接触抵抗を低減することが可能な半導体装置を提供すること。【解決手段】本発明は、基板10上に設けられ電子走行層18及び電子供給層22を有する窒化物半導体層24と、窒化物半導体層24内に設けられたp型窒化物半導体層14と、窒化物半導体層24内に設けられ電子走行層18に到達するn型ドーピング領域26と、電子供給層22上に設けられたゲート電極44と、n型ドーピング領域26に接触して設けられたオーミック電極40、42と、を具備する半導体装置である。【選択図】図2
請求項（抜粋）：
基板上に設けられ電子走行層及び電子供給層を有する窒化物半導体層と、 前記窒化物半導体層内に設けられたp型窒化物半導体層と、 前記窒化物半導体層内に設けられ前記電子走行層に到達するn型ドーピング領域と、 前記電子供給層上に設けられたゲート電極と、 前記n型ドーピング領域に接触して設けられたオーミック電極と、 を具備することを特徴とする半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (27件)：
5F102GB01 ,  5F102GB05 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GQ01 ,  5F102GQ03 ,  5F102GR01 ,  5F102GR04 ,  5F102GR07 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2004-209298   出願人：株式会社東芝
  • 高電子移動度トランジスタ
    公報種別：公開公報   出願番号：特願2003-423639   出願人：古河電気工業株式会社

前のページに戻る

TOP

BOTTOM