特許

J-GLOBAL ID：200903011974138449

半導体素子の作製方法

発明者： 藤井 厳 ,  前川 慎志
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-285912
公開番号（公開出願番号）：特開2005-129919
出願日： 2004年09月30日
公開日（公表日）： 2005年05月19日
要約：

【課題】 従来の半導体素子の作製工程においてコンタクトホールを開孔する際、コンタクトホールが形成される箇所以外の膜上にレジストを塗布形成しようとすると、ほぼ基板全面にレジストを形成する事になるため、スループットが大幅に低下する。また、レジストの塗布量及び下地の表面状態の制御が不十分だと、コンタクト不良が発生してしまう可能性があり、改善の必要性が求められていた。【解決手段】 本発明は、半導体素子を形成するにあたって、半導体素子のコンタクトホールとなるべき部分を、撥液性を有する第1の有機膜で覆い、該膜が形成されていない領域に、絶縁膜として機能する第2の有機膜を形成した後、前記第1の有機膜を除去し、コンタクトホールを形成することを特徴としている。【選択図】 図5

請求項（抜粋）：

半導体素子を構成する膜上に、第1の有機膜を選択的に形成し、 前記第1の有機膜をプラズマによって処理し、 前記第1の有機膜が形成されていない領域に、第2の有機膜を形成した後に、 前記第1の有機膜を除去し、該膜が形成されていた部分にコンタクトホールを設けることを特徴とする半導体素子の作製方法。

IPC (10件)：

H01L21/768 ,  G02F1/1343 ,  G02F1/1345 ,  G02F1/1368 ,  H01L21/027 ,  H01L21/288 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

FI (11件)：

H01L21/90 C ,  G02F1/1343 ,  G02F1/1345 ,  G02F1/1368 ,  H01L21/288 Z ,  H01L21/90 Q ,  H01L29/58 G ,  H01L29/78 616J ,  H01L29/78 616K ,  H01L21/30 563 ,  H01L21/30 573

Fターム (168件)：

2H092GA11 ,  2H092GA13 ,  2H092JA24 ,  2H092JA37 ,  2H092JA41 ,  2H092JB01 ,  2H092JB21 ,  2H092JB56 ,  2H092KA18 ,  2H092KB04 ,  2H092KB21 ,  2H092MA01 ,  2H092NA27 ,  2H092RA10 ,  4M104AA01 ,  4M104AA03 ,  4M104AA08 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD06 ,  4M104DD20 ,  4M104DD37 ,  4M104DD51 ,  4M104DD63 ,  4M104FF08 ,  4M104FF18 ,  4M104GG20 ,  4M104HH20 ,  5F033GG04 ,  5F033HH03 ,  5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH16 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH38 ,  5F033JJ03 ,  5F033JJ04 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ16 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ33 ,  5F033JJ38 ,  5F033KK03 ,  5F033KK04 ,  5F033KK05 ,  5F033MM05 ,  5F033MM13 ,  5F033MM19 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ37 ,  5F033RR21 ,  5F033RR22 ,  5F033SS21 ,  5F033VV06 ,  5F033VV15 ,  5F033XX33 ,  5F033XX34 ,  5F046HA05 ,  5F046NA19 ,  5F110AA16 ,  5F110BB01 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE08 ,  5F110EE09 ,  5F110EE14 ,  5F110EE23 ,  5F110EE42 ,  5F110FF02 ,  5F110FF03 ,  5F110FF26 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG32 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK02 ,  5F110HK09 ,  5F110HK25 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HL01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL08 ,  5F110HL11 ,  5F110HL14 ,  5F110HL22 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN12 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN36 ,  5F110NN71 ,  5F110NN73 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP06 ,  5F110PP10 ,  5F110PP29 ,  5F110PP34

引用特許：

出願人引用 (1件)

• 液晶素子及びその製造方法
  公報種別：公開公報   出願番号：特願平10-257398   出願人：キヤノン株式会社

審査官引用 (4件)

• 液晶表示装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-293212   出願人：株式会社日立製作所
• 金属プラグおよび/または金属配線の形成方法
  公報種別：公開公報   出願番号：特願平9-037793   出願人：ソニー株式会社
• デュアル・ダマスク技術
  公報種別：公開公報   出願番号：特願平10-135315   出願人：聯華電子股ふん有限公司, 聯華電子股分有限公司
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-266692   出願人：富士通株式会社