特許
J-GLOBAL ID:200903012169181083

メモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラム

発明者:
出願人/特許権者:
代理人 (1件): 長石 富夫
公報種別:公開公報
出願番号(国際出願番号):特願2006-355586
公開番号(公開出願番号):特開2008-165573
出願日: 2006年12月28日
公開日(公表日): 2008年07月17日
要約:
【課題】補助記憶装置へのアクセス低減による処理の高速化と、電源断に対するデータ保護を図ることができるメモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラムを提供する。【解決手段】画像形成装置10に設けられたRAM12、NV-RAM22、およびCPU30で構成されるメモリ装置21において、補助記憶装置20のキャッシュメモリを、RAM12上に設けた揮発性キャッシュメモリ12Aと、NV-RAM22上に設けた不揮発性キャッシュメモリ22Aとで構成すると共に、不揮発性キャッシュメモリ22Aに対してはライトバック方式でアクセスするよう制御する。【選択図】図1
請求項(抜粋):
補助記憶装置のキャッシュメモリを制御するキャッシュ制御部と、揮発性メモリと、不揮発性メモリと、を備え、 前記補助記憶装置のキャッシュメモリは、前記揮発性メモリ上に設けられた揮発性キャッシュメモリと、前記不揮発性メモリ上に設けられた不揮発性キャッシュメモリと、を含んで構成されると共に、前記キャッシュ制御部は前記不揮発性キャッシュメモリに対してライトバック方式でアクセスする ことを特徴とするメモリ装置。
IPC (2件):
G06F 12/08 ,  G06F 3/06
FI (7件):
G06F12/08 511C ,  G06F3/06 302A ,  G06F12/08 557 ,  G06F12/08 501F ,  G06F12/08 501G ,  G06F12/08 523E ,  G06F12/08 541C
Fターム (6件):
5B005JJ01 ,  5B005JJ12 ,  5B005MM12 ,  5B005NN14 ,  5B065BA01 ,  5B065CH01
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る