特許
J-GLOBAL ID:200903012177450760

半導体素子およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大垣 孝
公報種別:公開公報
出願番号(国際出願番号):特願平9-338867
公開番号(公開出願番号):特開平11-177048
出願日: 1997年12月09日
公開日(公表日): 1999年07月02日
要約:
【要約】【課題】 下部電極15が白金族から選ばれた金属膜で構成され、キャパシタ誘電体膜が高誘電体膜17で構成されているキャパシタ21を、下地11上に具える。下部電極の剥がれを生じにくくする。【解決手段】 下地と下部電極との間に、シリコン窒化膜31を具えた構造とする。
請求項(抜粋):
下部電極が白金族から選ばれた金属膜で構成され、キャパシタ誘電体膜が高誘電体膜で構成されているキャパシタを、下地上に具える半導体素子において、前記下地と前記下部電極との間に、シリコン窒化膜を具えたことを特徴とする半導体素子。
IPC (2件):
H01L 27/108 ,  H01L 21/8242
FI (2件):
H01L 27/10 651 ,  H01L 27/10 621 Z
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る