特許
J-GLOBAL ID：200903012230183094
チップ型サーミスタ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-165498
公開番号（公開出願番号）：特開2002-359103
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：
【要約】【課題】 実装面積の狭小化を図る。【解決手段】 端子電極13がサーミスタ素体11の端面11aから上下面11b,11c及び2つの側面に達する廻り込み部13bを有する。端子電極13の端面部分13aを絶縁層14により被覆する。端子電極13は、下地電極とNiメッキとSnPbメッキあるいはSnメッキとの3層構造からなる。端子電極13の廻り込み部13bとプリント回路基板15の回路パターン16とをはんだ17によって導通させる。
請求項（抜粋）：
内部電極を有するサーミスタ素体と、該サーミスタ素体の両端部側に形成された端子電極とを備えたチップ型サーミスタであって、前記端子電極は、前記サーミスタ素体の上下面及び側面を周回するように形成されていることを特徴とするチップ型サーミスタ。
Fターム (2件)：
引用特許：
前のページに戻る
