特許
J-GLOBAL ID:200903012233714341

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-303160
公開番号(公開出願番号):特開平9-148568
出願日: 1995年11月21日
公開日(公表日): 1997年06月06日
要約:
【要約】 (修正有)【課題】サイドウォールを介してゲート電極とソース・ドレイン間において高融点金属ケイ化物がショートする危険性を防止することができる半導体装置の製造方法を提供する。【解決手段】多結晶シリコンから成るゲート電極を形成後、膜厚数100Å程度のシリコン酸化膜を形成し、連続して膜厚数1000Å程度のシリコン窒化膜を形成する。さらにゲート電極の側壁にのみシリコン窒化膜を残すように異方性エッチングを施す。このプロセスにおいて、シリコン窒化膜のオーバーエッチング時にシリコン酸化膜もエッチングされるため、サイドウォールはゲート電極の上面より突き出る形状になる。その後高融点金属薄膜を形成し、熱処理を施し、未反応高融点金属を除去することによりゲート電極表面および拡散層表面にシリサイド層を形成する。
請求項(抜粋):
シリコン基板の一主表面上に第1絶縁膜を形成する工程と、第1絶縁膜上に多結晶シリコン膜を形成・パターニングし、ゲート電極を形成する工程と、前記基板全面に第2絶縁膜および第3絶縁膜を順次形成し異方性エッチングを施すことにより、前記ゲート電極の側壁に第2絶縁膜を介した第3絶縁膜から成るサイドウォールを形成する工程と、導電型不純物拡散層を形成する工程と、全面に高融点金属薄膜を形成し熱処理を施すことにより前記ゲート電極表面上および前記拡散層表面にシリサイド層を形成する工程と、未反応高融点金属を除去する工程とを含む事を特徴とする半導体装置の製造方法。
IPC (2件):
H01L 29/78 ,  H01L 21/336
FI (3件):
H01L 29/78 301 G ,  H01L 29/78 301 L ,  H01L 29/78 301 Y
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る