位相同期ループ回路

発明者：
出願人/特許権者：
代理人 (1件)：佐々木聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-163785
公開番号（公開出願番号）：特開平9-326692
出願日： 1996年06月04日
公開日（公表日）： 1997年12月16日
要約：

【要約】 (修正有)【課題】周波数安定度および位相追随性に優れた信頼性の高い同期クロックを得る。【解決手段】基準クロック発振回路13、位相周波数比較器14、チャージポンプ・フィルタ16および電圧制御型リングオッシレータ18によりアナログPLL回路が構成されている。電圧制御型リングオッシレータ18は、n段(nは2以上の整数)のインバータ回路IV0,IV1,...IVn をリング状にカスケード接続してなり、各インバータ回路間のタップに一定のピッチで位相の異なる内部クロックCK0,CK1,...CKm (mは2以上の整数)を生成する。位相比較器10およびセレクタ12は、基準信号SEi の位相に同期クロックCKs の位相が追随するように、リングオッシレータ18からの複数個の内部クロックCK0,CK1,...CKm の中から基準信号SEi に最も位相の近い内部クロックCKi を随時選択し、同期クロックCKs として出力する。

請求項（抜粋）：

所与の基準信号に対して位相が同期した同期クロックを生成するための位相同期ループ回路において、所定の周波数を有する基準クロックを発生する基準クロック発生手段と、複数段のインバータをリング状にカスケード接続してなり、各段のタップに位相の異なる複数の内部クロックを生成する電圧制御型リングオッシレータと、前記リングオッシレータ内の選択された1つの前記タップより得られる代表的な前記内部クロックと前記基準クロック発生手段からの前記基準クロックの位相を比較して、前記代表的内部クロックが前記基準クロックに位相をロックされるように発振周波数を制御するための制御電圧を前記リングオッシレータに与える位相比較手段と、前記リングオッシレータ内の複数個の前記タップよりそれぞれ得られる複数個の前記内部クロックを入力し、それら複数個の前記内部クロックの中で前記基準信号に位相が同期しているものをいずれか1つ選択し、選択した前記内部クロックを前記同期クロックとして出力するセレクタ手段とを有する位相同期ループ回路。

IPC (4件)：

H03L 7/087 , H03K 3/03 , H03K 3/354 , H03L 7/099

FI (4件)：

H03L 7/08 P , H03K 3/03 , H03K 3/354 B , H03L 7/08 F

引用特許：

審査官引用 (9件)

ディジタルPLL回路
公報種別：公開公報出願番号：特願平7-076697 出願人：セイコーエプソン株式会社
特開平1-209815
画素クロック発生装置
公報種別：公開公報出願番号：特願平5-243003 出願人：株式会社リコー

全件表示

前のページに戻る