特許
J-GLOBAL ID:200903012294025069

絶縁ゲート型半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-318329
公開番号(公開出願番号):特開2001-135817
出願日: 1999年11月09日
公開日(公表日): 2001年05月18日
要約:
【要約】【課題】 絶縁ゲート型半導体装置において、オン電圧を低減すると共に高破壊耐量を確保する。【解決手段】 ゲート電極30に電圧を印加することによりチャネルを形成するボディ領域32を不純物濃度の低い低濃度領域として形成すると共に、ボディ領域32内の所定の深さにボディ領域32と同一の導電型の不純物濃度の高い高濃度領域34を層状に形成する。高濃度領域34は、ボディコンタクト領域36と共にキャリアの移動を容易に行なわせてボディ領域32内に生じる抵抗分布を緩和し、素子に形成される寄生NPNトランジスタの作動を抑制すると共に高破壊耐量を確保する。
請求項(抜粋):
絶縁ゲートを備える絶縁ゲート型半導体装置であって、前記絶縁ゲートに接して形成された二つの一導電型の半導体領域と、他導電型の半導体により前記二つの一導電型の半導体領域間に前記絶縁ゲートに接して形成され、該絶縁ゲートへの電圧の印加に伴って該二つの一導電型の半導体領域間にチャネルを形成するボディ領域と、該ボディ領域より不純物濃度が高い他導電型の半導体により該ボディ領域内の所定深さの位置に層状に形成された高濃度領域とを備える絶縁ゲート型半導体装置。
IPC (3件):
H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 655
FI (3件):
H01L 29/78 652 D ,  H01L 29/78 653 A ,  H01L 29/78 655 A
引用特許:
審査官引用 (12件)
  • 特開昭63-122277
  • 炭化けい素縦型FET
    公報種別:公開公報   出願番号:特願平7-183721   出願人:富士電機株式会社
  • 半導体装置およびその製法
    公報種別:公開公報   出願番号:特願平4-082536   出願人:ローム株式会社
全件表示

前のページに戻る