特許
J-GLOBAL ID：200903012387061910
半導体素子収納用パッケージおよび半導体装置
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-292304
公開番号（公開出願番号）：特開2003-100929
出願日： 2001年09月25日
公開日（公表日）： 2003年04月04日
要約：
【要約】【課題】 高周波信号の伝送効率に優れた半導体パッケージを提供すること。【解決手段】 枠体2の貫通孔2bの下方の部位に設けられた棚部2aの上面に回路基板6が設置されており、回路基板6は、その上面に一端側が中心導体3bに他端側が半導体素子5にそれぞれ電気的に接続される線路導体6aおよび線路導体6aの両側に形成された同一面接地導体6fが設けられており、同一面接地導体6fは、一端側に回路基板6の端から所定長さで線路導体6aに略平行に形成された広間隔部6cおよび広間隔部6cから漸次線路導体6aに近づくように形成された傾斜部6dが設けられ、かつ傾斜部6dから他端側に略所定間隔をもって形成された狭間隔部6eが設けられており、中心導体3bの先端が線路導体6a上の傾斜部6dに相当する部位に位置している。
請求項（抜粋）：
上側主面に形成された凹部の底面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る同軸コネクタの取着部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取着部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記線路導体上の前記傾斜部に相当する部位に位置していることを特徴とする半導体素子収納用パッケージ。
IPC (2件)：
FI (3件)：
H01L 23/04 E
, H01P 5/08 B
, H01P 5/08 C
