特許

J-GLOBAL ID：200903012400194118

半導体装置とその製造方法

発明者： 長谷川 英司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-127256
公開番号（公開出願番号）：特開平11-330263
出願日： 1998年05月11日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】 ゲート絶縁膜の信頼性を損なうことなく、3nm以上の膜厚差を有するゲート絶縁膜を有する半導体装置を提供する。【解決手段】 同一のチップ上に異なる膜厚の第1のゲート絶縁膜12と第2のゲート絶縁膜13とを形成した半導体装置において、前記第1の膜厚のゲート酸化膜12には第1の元素が含有され、前記第2の膜厚のゲート酸化膜13には第2の元素が含有されていることを特徴とする。

請求項（抜粋）：

同一のチップ上に膜厚の異なる第1のゲート絶縁膜と第2のゲート絶縁膜とを形成した半導体装置において、膜厚の薄い前記第1のゲート酸化膜には第1の元素が含有され、膜厚の厚い前記第2のゲート酸化膜には第2の元素が含有されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 C ,  H01L 21/316 S ,  H01L 29/78 301 G

引用特許：

審査官引用 (2件)

• メモリ素子の製造方法
  公報種別：公開公報   出願番号：特願平6-244949   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-244443   出願人：三菱電機株式会社