計算機システム

発明者：
出願人/特許権者：
代理人 (1件)：山田義人
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203253
公開番号（公開出願番号）：特開平8-069417
出願日： 1994年08月29日
公開日（公表日）： 1996年03月12日
要約：

【要約】【構成】プロセサ12の要求に従い指定されたアドレス範囲に対応するキャッシュブロックが、キャッシュディレクトリ20からのディレクトリタグとプロセサ12からのタグとを比較器26で比較することによって検出する。このとき、ディレクトリタグをタグマスク22によってマスクすることによって効率的にキャッシュブロックを検出できる。また、プロセサ12から出力されたインデックスの値をインデックスカウンタ16によってインクリメントし、インデックスマスク34によってアドレス範囲に応じてインデックスカウンタ16の上限を検出する。インデックスカウンタ16の上限が検出されるまでの間、プロセサ12によって指定されたアドレス範囲に対応するキャッシュブロックのダーティビットをクリアする。【効果】下位レベルのメモリブロックに対する不要の書き出しを防ぐことができ、計算機システムの性能が向上する。

請求項（抜粋）：

下位メモリと前記下位メモリの内容のコピーをブロック単位でもつキャッシュとを含み、前記キャッシュはプロセサからのライトアクセス要求に対してはライトバック方式によってこれを処理する計算機システムにおいて、前記プロセサからの要求に応じて、指定されたメモリ領域に対応するキャッシュブロックのダーティビットを強制的にクリアするクリア手段を備えることを特徴とする、計算機システム。

引用特許：

審査官引用 (20件)

中央処理装置
公報種別：公開公報出願番号：特願平4-065538 出願人：日本電気株式会社
特開平3-054649
特開平4-048358

全件表示

前のページに戻る