特許
J-GLOBAL ID:200903012510750440

記憶制御装置

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-192852
公開番号(公開出願番号):特開平9-044406
出願日: 1995年07月28日
公開日(公表日): 1997年02月14日
要約:
【要約】【目的】閉塞可能な複数の単位メモリから構成されるキャッシュメモリを持つ記憶制御装置において、障害の発生した単位メモリの閉塞処理を、中央処理装置からのリード/ライト要求を受け付けながら実行することを目的とする。【構成】記憶制御装置3は、閉塞可能な複数の単位メモリ371から構成されるキャッシュメモリ37を持つ。キャッシュメモリ37の管理情報として、キャッシュ管理情報383内に、キャッシュ割り当て処理351で割り当てられる領域毎に存在し、制御メモリ上にアドレス順に配置されたキャッシュ管理テーブル3831を持つ。単位メモリに障害が発生した場合、閉塞処理部36のキャッシュ閉塞処理361が起動され、キャッシュ管理テーブルをアドレス順に参照し、ロックを取得しながら、使用中/未使用のキャッシュ管理テーブルを使用禁止とする。
請求項(抜粋):
処理装置と、該処理装置により利用されるデータを格納する記憶装置との間に介在し、前記処理装置と前記記憶装置との間のデータ転送を制御する記憶制御装置において、複数のブロックを含んで構成され、前記記憶装置内に格納されるべきデータの一部を保持するキャッシュメモリと、該キャッシュメモリ内の前記ブロックのそれぞれに対応して形成され、対応するブロックを管理する制御情報と、該制御情報を前記処理装置が利用するデータのために確保されている使用中状態のブロックに対応する制御情報と前記処理装置が利用するデータのために確保されていない未使用状態のブロックに対応する制御情報とに分けて管理する管理情報とを格納した制御メモリと、前記管理情報を操作して障害を有する前記キャッシュメモリのブロックの閉塞処理を行う制御手段とを有することを特徴とする記憶制御装置。
IPC (2件):
G06F 12/08 320 ,  G06F 12/08
FI (4件):
G06F 12/08 320 ,  G06F 12/08 G ,  G06F 12/08 B ,  G06F 12/08 J
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る