半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-040219
公開番号（公開出願番号）：特開平8-235865
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：

【要約】 (修正有)【目的】複数の電源電圧範囲において高速動作および低消費電力化可能な半導体記憶装置を提供する。【構成】アドレス入力変化検出回路ATDと、タイミングパルス発生回路PG1と、電源電圧検出回路VDとを有する半導体記憶装置において、タイミングパルス発生回路は、抵抗性素子がn個直列接続された電源電圧分圧回路Uと、電源端子5Vが印加されたか低電圧が印加されたかで制御線D5,D6に出力される電圧を電源電圧分圧回路Uのどの節点から出力させるかを切換制御する切換回路Vと、切換回路Vの出力電圧で各段のインバータの遅延時間が決定されるように構成された遅延回路Wとから構成される。

請求項（抜粋）：

アドレス入力に対応してメモリデータを書き込み又は読み出す書込および読出回路と、前記アドレス入力が変化したことを検出しパルスを発生するアドレス入力変化検出回路と、このアドレス入力変化検出回路のパルス出力を入力し前記書込および読出回路の動作または非動作を制御するタイミングパルスを発生するタイミングパルス発生回路と、電源端子に印加された電源電圧の範囲を検出する電源電圧検出回路とを有する半導体記憶装置において、前記タイミングパルス発生回路は、前記タイミングパルスのパルス幅が設定される遅延時間をもち制御電圧により前記遅延時間が可変制御される遅延回路と、電源電圧を複数に分圧し各分圧を出力する分圧回路と、前記各分圧の2出力を入力とし前記電源電圧検出回路の出力により切り換え前記制御電圧を出力する切換回路とを備え、前記電源電圧検出回路の出力により切換の前後で前記タイミングパルスのパルス幅が同等に設定されていることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/41 , H01L 27/10 481

FI (2件)：

G11C 11/34 L , H01L 27/10 481

引用特許：

審査官引用 (3件)

半導体集積回路
公報種別：公開公報出願番号：特願平4-104807 出願人：株式会社東芝, 東芝情報システム株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平5-174034 出願人：セイコーエプソン株式会社
特開昭62-175994

前のページに戻る