半導体集積回路の信号遅延時間計算方法、クロック信号再配線方法及びセル配置方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴木誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-192293
公開番号（公開出願番号）：特開平11-039357
出願日： 1997年07月17日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】チップ製造時のプロセスのばらつきを吸収し、製造されたチップの実際のディレイ値に近い信号遅延時間を計算する。【解決手段】あらかじめプロセスばらつき率をライブラリに設定しておき、パスを構成する始点及び終点フリップフロップ間のティピカルパスディレイ、クロック入力ピンから始点及び終点フリップフロップまでのクロックディレイの差分の設計クロックキューを計算するとともに、さらに、クロック入力ピンから始点及び終点フリップフロップまでのクロック配線径路のうち、配線径路を共有しない部分のクロックディレイを計算し、これらクロックディレイにプロセスばらつき率を掛けてそれぞれのプロセススキューを求める。そして、ティピカルディレイ、設計クロックスキュー、プロセススキューを合計した値をトータルパスディレスとする。

請求項（抜粋）：

半導体集積回路の信号遅延時間を計算する方法において、半導体集積回路の少なくとも論理情報、配線パターン情報、ディレイ定数及び半導体集積回路製造時のプロセスばらつき率を入力して、各パスについて、当該パスを構成する始点フリップフロップから終点フリップフロップまでのパスディレイ(ティピカルパスディレイ)、チップのクロック入力ピンから始点及び終点フリップフロップまでのクロックディレイの差分(設計クロックスキュー)、及び、チップのクロックピンから始点及び終点フリップフロップまでのクロック配線径路のうち配線径路を共有しない部分のみを信号伝播するのにかかるディレイ値にそれぞれプロセスばらつき率をかけたプロセスばらつき(プロセススキュー)を求め、前記ティピカルパスディレイに前記設計クロックスキューと前記パスの始点及び終点フリップフロップそれぞれについてのプロセススキューとを加算して、その値を当該パスの信号遅延時間(トータルパスディレイ)とすることを特徴とする半導体集積回路の信号遅延時間計算方法。

IPC (2件)：

G06F 17/50 , H01L 21/82

FI (2件)：

G06F 15/60 668 A , H01L 21/82 C

引用特許：

審査官引用 (3件)

統計法
公報種別：公開公報出願番号：特願平7-252296 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
特開平4-211872
論理装置の遅延時間解析システム
公報種別：公開公報出願番号：特願平5-259805 出願人：富士通株式会社

前のページに戻る